Computational Lithography: KI designt Chipschaltungen

Nvidia setzt bei der Computational Lithography KI-Algorithmen ein, um komplexe Berechnungsprobleme bei der Herstellung von Mikrochips schneller zu lösen.

In Pocket speichern vorlesen Druckansicht 25 Kommentare lesen

(Bild: Nvidia)

Update
Lesezeit: 3 Min.

Zusammen mit EDA-Dienstleister Synopsys, dem niederländischen Fab-Ausrüster ASML und der taiwanischen Chipschmiede TSMC will Nvidia KI-Algorithmen und damit die Stärken seiner eigenen Beschleunigerchips speziell der Hopper-Generation einsetzen, um die Berechnungszeiten von Belichtungsmasken drastisch zu verkürzen. Die Technik nennt Nvidia cuLitho.

Synopsys-Gründer und -Chef Aart de Geus lässt sich dabei von einer Verkürzung der Rechenzeiten von Wochen auf Tage zitieren. ASML-Chef Peter Wennink sieht ebenfalls große Vorteile durch Computational Lithography speziell in der Ära von extrem-ultravioletter Belichtung (EUV) mit großer Numerischer Apertur (High Numerical Aperture, High-NA). Die Anwendung von Computational Lithography solle Vorteile besonders bei der Skalierung kommender Chips bieten. TSMC will ab Juni 2023 mit dem Qualifizierungsprozess von cuLitho in ihren Produktionsanlagen beginnen, sagte Nvidia-Chef Jen-Hsun Huang auf der Eröffnungsrede der Frühjahrs-GTC.

Geht es nach Nvidia selbst, will man mit den Berechnungen von zwei Wochen Länge sogar "über Nacht" respektive in einer 8-Stunden-Schicht fertig werden. 500 Hopper-H100-Systeme sollen die Arbeit von 40.000 CPU-Systemen schaffen, wobei nicht ganz klar ist, wie viele Hopper-H100-Beschleuniger beziehungsweise CPUs in den Systemen arbeiten. Nvidia spricht an anderer Stelle von Faktor 40, die ein H100 gegenüber der CPU-Berechnung schafft.

Die Herstellung von Mikrochips wird immer komplexer. Nicht nur die schiere Anzahl, auch die Größe der einzelnen Schaltungen geht immer mehr an die Grenze des Vorstellbaren und des physisch Machbaren.

Eines der Probleme ist die sogenannte Maske. Auf ihr sind, einer Belichtungsschablone gleich, die Schaltungen vorgezeichnet, die auf den Siliziumwafer belichtet werden sollen.

Schon seit Jahrzehnten reicht jedoch die Wellenlänge des verwendeten Lichts mit typischerweise 193 Nanometern und bei EUV-Fertigung 13,5 Nanometern nicht mehr aus, um mit den Strukturgrößen Schritt zu halten. Um die winzigen Strukturen dennoch korrekt zu belichten, wird nicht nur mit einem komplexen System von Spiegeln zur Verkleinerung der Maskenstrukturen, sondern auch mit einer Flüssigkeit gearbeitet, die einen höheren geringeren Brechungsindex als Luft besitzt. Daher auch der Name Immersionslithografie.

[Update: In der ersten Version des Artikels haben wir im obigen Absatz versehentlich geschrieben, das Immersionsliquid habe einen geringeren Brechungsindex als Luft. Richtig ist ein höherer Brechnungsindex als Luft.]

Die physische Maske muss nun so angepasst werden, dass inklusive der verschiedenen Verzerrungen am Ende der korrekte Schaltplan auf den Siliziumwafer projiziert wird. Bei Masken für Mikrochips mit etlichen Milliarden Transistoren und unter Verwendung von High-NA-EUV-Belichtung sind die nötigen Berechnungen so umfangreich, dass herkömmliche Server dafür mehrere Tage, wenn nicht gar Wochen benötigen.

(csp)