Prozessorgeflüster

Inhaltsverzeichnis

The Game has changed: Die Firmen Intel und AMD haben sich in allen ihren rechtlichen Auseinandersetzungen gütlich geeinigt. AMD lässt weltweit alle noch laufenden Anklagen wegen unfairen Wettbewerbsverhaltens fallen, zieht alle Beschwerden zurück und bekommt dafür eine Entschädigung von 1,25 Milliarden US-Dollar in bar sowie die aus AMD-Sicht noch weit wichtigere Zusicherung von Intel, sich an einen ausgehandelten Kodex fairer Geschäftspraktiken zu halten.

AMDs abgespaltene Herstellungssparte Globalfoundries kann nun als selbstständiges Unternehmen agieren, ohne über Kunstkonstruktionen an eine formale AMD-Mehrheit gebunden zu sein, so wie es eine Klausel im seit 2001 bestehenden Patentaustauschabkommen festlegt. Intel überträgt Globalfoundries in einem eigenen Vertrag die Rechte, x86-Chips zu fertigen. Zudem darf AMD auch andere Drittfirmen mit der Prozessorfertigung beauftragen.

Balance

Das Lizenzaustauschabkommen zwischen Intel und AMD wird um fünf Jahre verlängert – davon profitieren beide, braucht AMD doch solche Neuerungen wie die kommende Vektorerweiterung AVX und Intel AMDs 64-Bit-Patente. Die Einigung umfasst das gesamte Patent-Portfolio, also auch die Grafikpatente von ATI, die Intel jetzt zur Verfügung stehen. Bisher musste AMD an Intel quartalsweise Lizenzgebühren in geheimgehaltener Höhe überweisen; ob das in Zukunft so bleibt, wurde nicht übermittelt.

Intel betont derweil, dass man sich keiner Schuld bewusst sei, habe man sich doch stets korrekt verhalten und nur allgemein übliche Preisabschläge und Rabatte offeriert. Zu den Zugeständnissen an AMD habe man sich ausschließlich deshalb entschlossen, um dem voraussichtlich langjährigen Rechtsstreit mit einem inzwischen auf 200 Millionen Seiten angewachsenen Dokumentationsberg ein Ende zu bereiten und explodierende Gerichts- und Anwaltskosten einzudämmen. Die Verfahren der EU, in New York und nun auch von Aktionären wegen Monopolmissbrauchs laufen aber weiter. Vielleicht hat die Einigung letztlich erleichtert, dass die beiden Hardliner Pat Gelsinger hier, Hector Ruiz dort, inzwischen nicht mehr den beiden Firmen angehören. Nun wolle man einander, so AMD, in einer „balance of fierce and fair competition“ begegnen.

In Kenntnis dieser positiven Wendung konnte AMD bereits vor Verkündigung der Einigung frohgemut neue Roadmaps präsentieren und ein paar Details zu den 2011 kommenden Prozessorarchitekturen Bulldozer und Bobcat verraten. Schließlich soll Bulldozer Intels AVX-Erweiterung übernehmen, die eigene schon veröffentlichte SSE5-Alternative wird AMD aller Voraussicht nach jetzt fallen lassen. Prozessorgeflüster-Leser wussten ohnehin schon, dass Bulldozer ein Konzept ist, bei dem sich jeder Kern aus zwei Integer-Subkernen mit eigenen L1-Caches, aber gemeinsamem L2-Cache sowie einem Gleitkomma-Subkern ohne L1-Cache zusammensetzt. Die L1-Caches sind dem Vernehmen nach recht klein, man hört von 8 KByte. Die beiden Integer-Subkerne arbeiten wie bei Intels Nehalem mit vier parallelen Pipelines, der Gleitkomma-Teil hat derer zwei, eine jede vermag 128-Bit-FMAC-Operationen auszuführen (Multiplikation und Addition in einem Schritt). Die 128-Bit-Angabe weist darauf hin, dass die 256 Bit breite AVX wohl zunächst in zwei Happen zerlegt wird, so wie früher etwa der Barcelona-Prozessor das 128-bittige SSE in zwei 64-Bit-Operationen aufteilte. Immerhin bietet der Bulldozer überhaupt FMAC – bei Intels erstem AVX-Prozessor Sandy Bridge wird diese wohl durch Abwesenheit glänzen.

Kerngeschäft

Damit bestehende Betriebssysteme mit AMDs Kernkonstruktion überhaupt klarkommen, muss die FPU irgendwie mit einer Art Hyper-Threading betrieben werden, damit man das Ganze dann nach außen als vollständigen Doppelkern sowohl dem Betriebssystem als auch dem Volke verkaufen kann. So ist 2011 für High-End-Desktops der Achtkerner Zambesi eingeplant, mit vermutlich vier solcher Doppelkerne. Im Rahmen von Fusion soll bei ihm auch ein Grafikprozessor mit auf den Chip, im AMD-Jargon heißt der Kombichip daher Accelerated Processing Unit (APU).

Als normale CPU wird die Bulldozer-Architektur vielleicht schon Ende 2010, gefertigt auf Silicon-on-Insulator-(SOI-)Wafern im 32-Nanometer-Prozess von Globalfoundries, im G34-Opteron Interlagos mit 12 bis 16 Kernen oder im C32-Opteron Valencia mit 6 bis 8 Kernen debütieren. Die G34-Fassung ist für Server mit vier Prozessorfassungen gedacht und bindet je vier DDR3-Speicherkanäle und HyperTransport-3.0-Links pro CPU an. C32 zielt auf Serverboards mit einer oder zwei Fassungen, pro CPU sind zwei DDR3-Speicherkanäle vorgesehen. Die dazu passenden Server-Chipsätze sind bereits auf dem Markt, sitzen aber bisher auf LGA1207-Boards. Sie unterstützen übrigens auch AMD-Vi, also die 2006 angekündigte I/O-Virtualisierung (IOMMU 1.2).

Als Konkurrenz zum Atom soll 2011 der Bobcat als sehr einfacher, energiesparender x86-Kern für den 32-nm-Prozess herauskommen. Er beschränkt sich auf SSE2- und SSE3-Erweiterungen und soll mit weniger als einem Watt Leistung auskommen. Es handelt sich bei ihm um einen synthetisierbaren Kern, der sich in einer Halbleiterbauelemente-Beschreibungssprache darstellen und leicht in anderen Designs weiterverwenden lässt – AMD denkt also wie Intel mit dem Atom in Richtung System-on-Chip (SoC). Die erste Inkarnation heißt Ontario: zwei Bobcat-Kerne und ein DirectX-11-Grafikkern in einem BGA-Gehäuse, gedacht zum Auflöten auf Mainboards für kompakte „Thin-and-Light“-Notebooks und Netbooks – die letztgenannte Produktkategorie kommt jetzt auch bei AMD ganz offiziell vor.

Bevor jedoch die neuen Architekturen in Silizium gegossen werden, soll 2010 zunächst mal der schon heiß erwartete Desktop-Sechskerner Thuban im aktuellen 45-nm-Prozess erscheinen und danach der Shrink auf 32 nm SOI erfolgen, und zwar mit dem Vierkern Llano, der ersten APU mit integriertem Grafikprozessor, aber vermutlich noch sehr K10-ähnlichen CPU-Kernen.

Zoff

Während sich AMD und Intel jetzt ganz lieb haben, gab es zwischen Intel und Microsoft wohl mal wieder richtig Zoff hinter den Kulissen. Hat doch Microsoft beim integrierten Hypervisor von Windows Server 2008 R2 mutig auf eine Timer-Funktion zurückgegriffen, die die Redmonder bei früheren Prozessoren selbst als unzuverlässig eingestuft hatten: den Timer des Advanced Programmable Interrupt Controller (APIC). Im Unterschied etwa zum Timer der CPU (Time Stamp Counter, TSC) – der inzwischen zwar einigermaßen Stromsparzustands-, Speedstep- und Turbo-Boost-resistent ist, aber von virtuellen Maschinen mit virtualisiert wird – kann der APIC-Timer auch Interrupts auslösen. Beim Nehalem sind es aber dummerweise zuweilen derer zu viele, sodass der Hypervisor strauchelt und mit „Clock_Watchdog_Timeout“ stehen bleibt.

Diesen Bug hat Intel erst im September in den Specification Updates unter AAK119 (Xeon 5500), AAM123 (Xeon 3500), AAO89 (Xeon 3400), AAJ121 (Core i7-900) und AAN87 (Core i7-800, Core i5) spezifiziert. Und obwohl Microsoft frühzeitig auf den Einsatz des APIC-Timers in der neuen Server-Edition hingewiesen haben dürfte, findet man auch in den jüngsten Specification Updates vom November noch den abwiegelnden Passus: „Intel hat den Fehler bei keiner kommerziell erhältlichen Software beobachtet.“ Unter Fehlernummer 975 530 beschreibt nun Microsoft das Desaster, liefert (auf E-Mail-Anfrage) einen nicht genauer beschriebenen Hotfix und schlägt ansonsten als nicht wirklich ernst zu nehmende Lösung das Abschalten der Stromsparzustände C3 und C6 vor – damit wäre aber auch die Turbo-Boost-Funktion der Nehalems totgelegt. Und schlimmer noch, in einer der Redaktion vorliegenden, nicht veröffentlichten Rohfassung des Fehlerberichts war ursprünglich sogar ein Passus enthalten, der als „preferred solution“ brüsk empfahl, die betroffenen Prozessoren nicht zu verwenden. Starker Tobak: Microsoft rät vom Einsatz der Nehalem-Prozessoren in Servern ab – da ist Intel auf die Barrikaden gegangen und konnte das gerade noch in letzter Sekunde verhindern. (as)