ARM stellt neuen SoC-Prozessorkern Cortex-A7 vor
Der besonders kompakte CPU-Kern soll unter anderem als sparsamer "Partner" des leistungsfähigeren Cortex-A15 zum Einsatz kommen.
(Bild: ARM)
Der neue ARM-Prozessorkern Cortex-A7 MPCore [1] beherrscht alle Funktionen des leistungsfähigen Cortex-A15 MPCore [2], soll aber sparsamer rechnen und weniger Siliziumfläche belegen. Während der Cortex-A15 (Eagle) für bis zu 2,5 GHz ausgelegt ist, soll es der Cortex-A7 bei Implementierung in 28-Nanometer-Fertigungstechnik auf "1 GHz+" bringen und liegt damit näher am weit verbreiteten Cortex-A8 beziehungsweise dessen Multi-Core-tauglicher Variante Cortex-A9 MPCore.
ARM vergleicht Cortex-A7 und den älteren Cortex-A8 bei 1 GHz, wobei aber der jüngere Kern in 28-nm-Technik und der ältere in der aktuellen 40-nm-Fertigungstechnik implementiert wurde. Bei diesem Vergleich, also gleicher Taktfrequenz, liefert der Cortex-A7 zwar nur etwa ein drittel mehr Performance, rechnet aber fast um den Faktor 6 effizienter. Während der Cortex-A15 (ebenso wie der A9) eine Out-of-Order-Pipeline nutzt, arbeiten Cortex-A7 und Cortex-A8 In-Order – das spart Strom.
Ein Cortex-A7-Kern belegt bei 28-nm-Fertigung lediglich 0,5 Quadratmillimeter Siliziumfläche eines Systems-on-Chip (SoC [3]). ARM geht davon aus, dass der Cortex-A7 etwa ab 2013 in billigen Smartphones auftaucht. Er ist aber auch als "Stromspar-Zusatzkern" für leistungsfähige Cortex-A15-SoCs gedacht: Solange nur wenig CPU-Performance gebraucht wird, rechnen die besonders effizienten Cortex-A7-Kerne. Ist mehr Rechenleistung nötig, springen die Cortex-A15-Cores ein. Die CPU-Kerne sind dazu untereinander über den gemeinsam genutzen L2-Cache und den Cache-kohärenten AMBA-4-Bus verknüpft (AMBA 4 AXI Coherency Extensions, ACE). ARM nennt das Kombi-Core-Konzept big.LITTLE Processing [4]. Ähnliche Ideen wollen Marvell beim Armada 628 und Nvidia beim Tegra Kal-El [5] realisieren. TI hingegen kombiniert beim OMAP5 [6] zwei Cortex-A15 mit zwei Cortex-M4.
Ebenso wie der Cortex-A15 kann der A7 über einen Hypervisor auf einen Hauptspeicher mit mehr als 4 GByte Kpazität zugreifen (LPAE [7] ). (ciw [8])
URL dieses Artikels:
https://www.heise.de/-1364151
Links in diesem Artikel:
[1] http://www.arm.com/products/processors/cortex-a/cortex-a7.php
[2] https://www.heise.de/news/ARM-Eagle-Multi-Core-Prozessor-mit-bis-zu-2-5-GHz-1076106.html
[3] http://www.heise.de/glossar/entry/System-on-Chip-921370.html
[4] http://www.arm.com/products/processors/technologies/bigLITTLEprocessing.php
[5] https://www.heise.de/news/Nvidia-Quad-Core-Tegra-Kal-El-hat-fuenften-Stromsparkern-1347265.html
[6] https://www.heise.de/news/Handy-und-Tablet-CPU-mit-vier-Kernen-1184890.html
[7] https://www.heise.de/news/ARM-knackt-die-4-GByte-Grenze-1066389.html
[8] mailto:ciw@ct.de
Copyright © 2011 Heise Medien