Auch AMD entwickelt abschaltbare Prozessorkerne
Ab 2011 will AMD x64-Prozessoren fertigen, bei denen sich einzelne Kerne komplett abschalten lassen, um die Leistungsaufnahme zu drosseln.
Auf der International Solid-State Circuit Conference 2010 (ISSCC [1]) im Februar kommenden Jahres will AMD [2] über neuartige x64 [3]-Prozessorkerne berichten, die in einem 32-Nanometer-Fertigungsprozess auf Silicon-on-Insulator-(SOI-)Wafern entstehen. Eine besondere Funktion dieser CPU-Kerne soll ein "Zero-Power Gated"-"Betriebsmodus" (oder eher Nicht-Betriebsmodus) sein, in welchem sie keine Leistung aufnehmen. Eine solche Funktion hat auch Intel bei Prozessoren der jüngsten Prozessorgeneration Nehalem realisiert; wenn einzelne Kerne von Core-i5/i7-Prozessoren in einem Tiefschlafmodus – C3 oder C6 – fallen, dann werden sie über spezielle Schalttransistoren komplett von der Versorgungsspannung getrennt und nehmen dann laut Intel "nahe Null Watt" auf.
Windows 7 soll [4] solche Sparfunktionen besser nutzen als ältere Windows-Versionen, dazu dient die Funktion Core Parking: Der Scheduler des Betriebssystems versucht, bei geringer Systemlast die anstehenden Prozesse möglichst auf einem einzigen CPU-Kern zu bündeln, damit die restlichen so lange und tief wie möglich schlafen können. Bisher hatte AMD zum Energiesparen bei Multi-Core-Prozessoren darauf gesetzt, verschiedene Kerne mit unterschiedlichen Taktfrequenzen zu betreiben, was die meisten Intel-Prozessoren nicht beherrschen – bei den Nehalems laufen alle Kerne, die nicht schlafen, mit derselben Taktfrequenz.
Die Ankündigung der AMD-Präsentation im ISSCC-Vorabprogramm [5] (PDF-Datei) ist sonst sehr knapp; es wird insbesondere nicht klar, um welchen der in der letzten öffentlichen Roadmap für 2011 angekündigten [6] 32-nm-Prozessoren es genau geht. Vermutlich handelt es sich nicht um den Bobcat-Kern, denn dieser soll "unter 1 Watt" verbrauchen können, während der auf der ISSCC angekündigte Kern zwischen 2,5 und 25 Watt Leistung aufnehmen soll – außer eben im "Null-Leistung-Abschaltmodus". Es könnte sich also um Bulldozer handeln oder einen Llano-Kern: In diesem ersten Quad-Core-Prozessor mit integrierter Grafikeinheit kommen nach Spekulationen weder Bobcat- noch Bulldozer-Kerne zum Einsatz, sondern eine überarbeitete Version der aktuellen K10-Technik.
Der auf der ISSCC von AMD besprochene x64-Kern soll jedenfalls – ohne L2-Cache gerechnet – 35 Millionen Transistoren umfassen und bei 32-nm-Fertigung 9,69 Quadratmillimeter Die [7]-Fläche belegen. Als maximale Taktfrequenz nennt AMD "über 3 GHz"; vermutlich nimmt er dann unter Volllast die erwähnten 25 Watt Leistung auf. Bei einem Quad-Core-Prozessor mit vier solcher Kerne wären dann unter Volllast 100 Watt nötig – damit ähnelt die Leistungsaufnahme den Daten heutiger Prozessoren. Ein kompletter Llano-Chip mit vier CPU-Kernen, diversen Caches, einer GPU sowie Controllern unter anderem für HyperTransport und Hauptspeicher soll laut AMD mehr als eine Milliarde Transistoren umfassen. (ciw [8])
URL dieses Artikels:
https://www.heise.de/-870408
Links in diesem Artikel:
[1] http://www.isscc.org/isscc/
[2] http://www.amd.com/
[3] http://www.heise.de/glossar/entry/x64-397663.html
[4] http://www.microsoft.com/windowsserver2008/en/us/r2-management.aspx
[5] http://www.isscc.org/isscc/2010/ISSCCAP2010.pdf
[6] https://www.heise.de/news/AMD-Details-der-2011-kommenden-Prozessorkerne-Bobcat-und-Bulldozer-857374.html
[7] http://www.heise.de/glossar/entry/Die-398061.html
[8] mailto:ciw@ct.de
Copyright © 2009 Heise Medien