Dualcore-CPU auf Power-Basis lernt Stromsparen
Eine Start-up-Firma zeigt mit ihrem 2-GHz-Doppelkernprozessor, mit wie wenig elektrischer Leistung ein moderner Prozessor auskommen kann. Seine Effizienz soll um den Faktor 10 höher sein als die bisheriger Prozessoren.
Die Start-up-Firma P.A. Semi hat auf dem "Fall Processor Forum" in San Jose einen stromsparenden Multikern-Prozessor vorgestellt, der auf IBMs Power-Architektur aufsetzt. Der PWRficient getaufte 64-Bit-Prozessor soll mit bis zu 2,5 GHz laufen und mehrere Kerne enthalten. Die Prozessoren sollen dabei extrem wenig elektrische Leistung in Wärme umwandeln und zehnmal mehr Rechenleistung pro Watt haben als herkömmliche CPUs.
Um diesen Wert zu erreichen, wurden einige Paradigmen der PC-Architektur aufgegeben. So vereint der PWRficient als typischer System-on-Chip (SoC) mehrere Prozessorkerne, Cache, Speichercontroller, Southbridge und I/O-Anbindung in einem Gehäuse. Dieser Ansatz hat sich bei Mikrocontrollern schon länger bewährt; bei PC-Prozessoren schreckte man aber noch davor zurück, da er Flexibilität kostet und die Anzahl der Transistoren pro Chip weiter nach oben treibt. Mit dem Athlon 64 und dem Opteron hat AMD jedoch bereits den Speichercontroller alias Northbridge in den Prozessor geholt -- der L2-Cache ist schon seit dem Pentium Pro integraler Bestandteil der CPUs. Der Schritt, auch die Southbridge zu integrieren, lag also nicht so fern. Der betagte Front Side Bus (FSB) des Pentium 4 und Xeon, an dem nicht nur das I/O-System, sondern auch der Speicher hängt, stellt schon länger einen Flaschenhals dar.
Der erste PWRficient PA6T-1682M soll neben zwei DDR2-Speicher-Controllern und 2 MByte L2-Cache auch ein I/O-Subsystem enthalten, das bis zu 8 PCI-Express-, 4 Gigabit-Ethernet- und 2 10-GBit-Ethernet-Controller unterstützt. Seine zwei Kerne sollen jeweils mit 2,0 GHz Systemtaktfrequenz arbeiten und die elektrische Leistungsaufnahme 5 und 13 Watt nicht übersteigen -- zum Vergleich: Ein Pentium D braucht bis zu 130 Watt. Erste Muster sind für das dritte Quartal 2006 angekündigt, 2007 sollen Single- und Quad-Varianten folgen und für 2008 ist eine CPU mit 8 Kernen geplant. Auf erste echte Benchmark-Ergebnisse wird man daher wohl noch ein wenig warten müssen -- erst dann zeigt sich, ob die neue Architektur wirklich zehnmal so effizient ist wie bisherige.
Um die Prozessorkerne zu entlasten, gibt es diverse Offload-Engines, die sich um TCP/IP, RAID, Kryptographie oder iSCSI kümmern. Die Anbindung von Massenspeichern über iSCSI dürfte auch der Grund für die geballte Ethernet-Leistung sein. P.A. Semi sieht den Einsatzbereich ihrer Prozessoren bei Servern. Ob die runderneuerte Architektur weiterhin den Code für Power-Prozessoren verträgt, ist bislang unklar.
P.A. Semi hat in den Reihen ihres 150 Mann starken Entwicklerteams einige alte Hasen, die bereits Alpha-Prozessoren für DEC, Opterons für AMD, Itaniums für Intel und UltraSparc-CPUs für Sun entwickelt haben. Die Leitung hat Dan Dobberpuhl, der unter anderem für die StrongARM-Chips mit verantwortlich war. (bbe)
