RISC-V-Kerne im FPGA und mit Vektor-Befehlen
Microchips FPGA PolarFire SoC hat PCIe und fünf RISC-V-Kerne für Echtzeit-Linux; andere RISC-V-Kerne rechnen schneller dank Vektor-Erweiterungen.
Der Chiphersteller Microchip kündigt eine Baureihe programmierbarer Logikchips mit je fünf integrierten, fest verdrahteten RISC-V-Kernen an: PolarFire SoC. In den Chips stecken je vier Linux-taugliche RISC-V-Kerne des Typs RV64GC. Der zusätzliche RV64IMAC-Kern ist für Echtzeit-Software gedacht. Die Prozessoren haben zudem je vier PCIe-2.0-Lanes.
Derartige System-on-Chip-(SoC-)FPGAs gibt es bereits mit ARM-Kernen etwa von Xilinx (Zynq UltraScale+ [1]), Intel (Stratix 10) und Microchip/Microsemi (SmartFusion2). Sie sind für Embedded Systems attraktiv, die sowohl Standard-Rechenkerne als auch spezifische Hardware-Einheiten benötigen. Mit der Zynq-Baureihe ist Xilinx beispielsweise bei Fahrerassistenzsystemen mit KI-Funktionen erfolgreich.
Erhältlich ab Mitte 2020
Die PolarFire-SoC-Chips [2] und ein Entwicklerboard sollen ab der zweiten Hälfte 2020 erhältlich sein, vorher startet ein Early-Access-Programm für ausgewählte Entwickler.
Das billigste PolarFire-FPGA ohne RISC-V-Kerne ist der Typ MPF100T mit 109.000 logischen Elementen und 336 MACC-Einheiten, der ab etwa 160 Euro erhältlich ist. Microchip hat 2018 die Firma Microsemi gekauft, die unter anderem PolarFire- und SmartFusion-FPGAs entwickelt und eng mit SiFive bei der RISC-V-Plattform kooperiert.
RISC-V Vector Extension RVV
(Bild: Andes)
Für Anwendungen mit höherem Bedarf an (Gleitkomma-)Rechenleistung arbeitet die RISC-V Foundation an der Befehlssatzarchitektur (ISA) RISC-V Vector Extension (RVV). Mittlerweile haben aber schon mehrere Firmen Intellectual-Property-(IP-)Kerne mit RISC-V und RVV angekündigt: Andes den AndesCore NX27V [3], SiFive den U87 [4] und das Pulp-Team der ETH Zürich den Ara [5]. (ciw [6])
URL dieses Artikels:
https://www.heise.de/-4614155
Links in diesem Artikel:
[1] https://www.heise.de/news/KI-Beschleuniger-in-SSD-Bauform-U-2-4318047.html
[2] https://www.microsemi.com/product-directory/soc-fpgas/5498-polarfire-soc-fpga#product-family
[3] http://www.andestech.com/en/2019/12/04/andes-presents-ground-breaking-27-series-processor-at-risc-v-summit-2019/
[4] https://www.sifive.com/blog/incredibly-scalable-high-performance-risc-v-core-ip
[5] https://arxiv.org/abs/1906.00478
[6] mailto:ciw@ct.de
Copyright © 2019 Heise Medien