Soft-Prozessor in der zweiten Generation

Altera hat mit dem Prozessorkern Nios-II seinen Soft-Prozessor deutlich überarbeitet. Wie der Nios-I kann auch der Neue in FPGAs der Stratix-, Stratix-II- und Cyclone-Reihen geladen werden. So lässt sich ohne Entwurf eines ASICs sowohl ein 32-Bit-RISC-Prozessor als auch Peripherie und kundenspezifische Logik in einem einzelnen Chip unterbringen. Ein solcher Chip ist zwar etwas langsamer als CPUs mit speziell optimierten Silizium-Strukturen, aber wesentlich flexibler und schneller zu entwickeln.

Den Nios-II bringt Altera in drei Varianten heraus, die jeweils für höchste Leistung (Nios II/f), Effizienz (Nios II /e) oder Vielseitigkeit (Nios II /s) optimiert sind. Der Code ist zwischen allen drei Versionen binärkompatibel. Um den Code zu optimieren, kann der Entwickler bis zu 256 eigene Instruktionen definieren. Reicht dies nicht aus, können zusätzlich einzelne Berechnungen in Hardware ausgelagert werden. Diese so gennanten Accelerator arbeiten dann parallel zum Nios in anderen Bereichen desselben FPGAs. Der schnellste der drei Cores soll laut Angaben des Herstellers 200 D-MIPS (Dhrystone-MIPS) erreichen. Hinzugekommen sind auch weitere Peripherie-Module etwa für die Anbindung von Flash-Speicher (CF) und JTAG-Debuggern.

Zum Entwicklungskit von Altera gehören das Micrium uC/OS-II und ein Open-Source-TCP/IP-Stack. Die IDE bietet Altera zusammen mit einem Jahr Update-Service für 495 US-Dollar an. Für den gesamten Nios-Kern sichert Altera zu, dass, sollten sie die Entwicklung einstellen, das gesamte Design als Open Source veröffentlicht wird. Bis dahin jedoch kostet der Economy-Core zirka 50 US-Cent. (bbe)