Microprocessor Forum: "Extrem-Prozessoren" für höchste Rechenleistung
Bei den Spezialprozessoren für extreme Rechenleistung gewinnen konfigurierbare Hardware-Architekturen zunehmend an Bedeutung.
Die kalifornische Tensilica, einer der Pioniere der konfigurierbaren Architekturen, setzt im neuen Software-Core FLIX auf Befehlssatzerweiterungen variabler Länge. Das Resultat sind softwarebasierte VLIW-Implementierungen (Very Long Instruction Words). Die Wahl zwischen 16, 24 und 64 Bit langen Befehlen in Tensilicas C/C++-Compiler ermöglicht automatische und optimierte Bündelung sowie Scheduling von Core-Operationen und Erweiterungen. Dies ermöglicht beispielsweise schnellen, hoch parallelisierten Code. Wenn Parallelität nicht erforderlich ist, erzeugt FLIX hingegen besonders kompakten Code.
Mit einem ungewöhnlichen Ansatz wagt Speicherspezialist Micron Technology den Sprung in die Welt der Prozessorhersteller. Bei dem neuen Design mit dem Codenamen Yukon gruppiert die Firma aus Idaho 256 massiv parallel gekoppelte 8-Bit-CPUs um einen DRAM-Chip. Bisherige Ansätze zu On-Chip-Kombination von RAM und CPU betten meist den Speicher in den Prozessor ein (embedded DRAM). Konventionelle Rechenmaschinen haben aber einen relativ engen Datenbus und brauchen daher hohe Taktfrequenzen. Beim Yukon liegt die interne Datentransferrate des SDRAM bei 200 GBits pro Sekunde. Der gleichzeitige Zugriff der Prozessormatrix auf viele Speicherblöcke schafft einen extrem breiten und schnelle Datenbus. Im Integermodus soll der Yukon über 50 Milliarden Operationen pro Sekunde ausführen und eine DRAM-Datentransferrate von 25,6 GBytes/s erreichen.
Die Massiv-Parallelität sei vor allem für SIMD-orientierte Anwendungen sinnvoll, glaubt Microns Chefarchitekt Graham Kirsch. Die Programmierumgebung für C++ liefert Micron mit. In wenigen Wochen sollen erste Muster vorliegen.
Multithreading ist beim Chipdesigner Sandbridge Technology angesagt -- allerdings nicht, um der CPU mehr Leistung zu entlocken, sondern vor allem, um Strom zu sparen. Der Multicore-DSP "Sandblaster" der New Yorker ist vor allem für Mobiltelefone vorgesehen. Stromhungrige Prozesse können per achtfachem Multithreading auf Kerne mit niedriger Auslastung umgeleitet werden. Rund zehn Milliarden MAC-Operationen (Multiply-Accumultaes) pro Sekunde sollen sich so mit weniger als 500 Milliwatt Leistungsaufnahme erledigen lassen. Mit entscheidend für den Erfolg des Sandblaster werde die einfache Programmierung des Chips in C sein, glaubt man bei Sandbridge. (Erich Bonnert) / (ciw)
