In 24 Stunden zum fertigen Chipdesign
Forscher der Universität Berkeley stellten eine Methode vor, mit der man Kommunikationschips in einem Tag entwickeln kann.
Forscher der Universität Berkeley in Kalifornien haben einen schnellen Entwurfsweg für energiesparende Kommunikationschips mit hoher Performance gefunden. Mit der Methode gelangen die Entwickler innerhalb eines Tages von der Spezifikation der Aufgaben zum fertigen und bereits getesteten Design.
Der Entwurf wird aus fertigen Funktionsblöcken zusammengesetzt, die vorab bis zur untersteten Ebene einzelner Transistoren definiert und getestet sind. Aus diesen Blöcken baut ein Systemdesigner den Algorithmus und kann dabei bereits das Ergebnis simulieren. Bislang setzten andere Entwickler den Entwurf auf Transistorebene um; der Designer musste auf deren Ergebnisse warten – die physische Definition der einzelnen Teile entstand erst nach dem Gesamtentwurf. Erreichte ein solcher Entwurfsteil dann nicht die geforderten Eigenschaften, musste der Systemdesigner wieder von vorne beginnen und den Algorithmus verändern. Durch dieses "Herantasten an das Mögliche" ging viel Zeit verloren.
Um zu ihrem Ziel zu gelangen, koppeln die Forscher nun die automatischen Entwurfswerkzeuge der bisherigen Entwicklungsstufen mit selbstgefertigter Software. Dadurch bündelt sich der komplette Entwurfsprozess in der Hand des Systemdesigners. Er versucht bereits im Algorithmus mögliche Parallelitäten zu nutzen, um dadurch mehr Energieeffizienz oder eine bessere Rechenleistung zu erzielen. Durch die neue Methode kann er selbst fertige Entwürfe weiter optimieren; die Software rechnet im Hintergrund die Änderungen laufend bis zur Transistorebene durch. Ins Silizium gelangt der Entwurf dann in einem rekonfigurierbaren Chip der Firma Elixent. Er besteht bereits aus einzelnen Recheneinheiten, die nur noch entsprechend des Designs verschaltet werden.
Das Zusammenschalten von Recheneinheiten ist aber keineswegs neu: Diesem Ansatz folgte bereits 1995 das Kress-Array; auch der Prozessor der Firma PACT besteht aus vielen Recheneinheiten, die mit speziellen Bussysteme verbunden sind. Anders als in Berkeley soll bei diesen beiden Konzepten mit C-Compilern der Entwurf von Hardware dem von Software angeglichen werden. Genauso wie PACT-Prozessor und Kress-Array soll die Methode der Forscher in Berkeley vor allem zu mehr Leistung bei niedrigerem Energieverbrauch führen. Darin sehen die Wissenschafter aus Kalifornien sogar den Schlüssel zum Erfolg. Kürzere Entwurfszeiten waren und sind bei diesen Anstrengungen nicht das primäre Ziel. Vielmehr benötigt die Mobilfunkbranche – vor allem wegen UMTS – solche Chips.
Über das Kress-Array und den Prozessor der Firma PACT siehe auch den Artikel "Rechenfabrik" in Ausgabe 15/2001, Seite 170, von c't. (Frank Fremerey) / (hes)
