ISSCC: Intel veröffentlicht Details zu Silverthorne

Auf der ISSCC (International Solid-State Circuits Conference) gab Intel weitere Details zu seinem besonders stromsparend arbeitenden Prozessor Silverthorne bekannt, der je nach Auslastung nur 0,6 bis 2 Watt schlucken soll. Die 45-nm-CPU mit einer Die-Fläche von 25 mm² rechnet mit gerade mal 47 Millionen Transistoren – der aktuelle Core 2 Duo mit Penryn-Kern (ebenfalls 45 nm Strukturbreite) arbeitet mit 410 Millionen Transistoren. Trotzdem ist Silverthorne voll x86-kompatibel und unterstützt die Befehlssatzerweiterungen x64 (AMD64) und SSE3 (Digital Media Boost). Intels VT greift Virtualisierungslösungen unter die Arme.

Beim eigentlichen Rechenwerk wendet sich Intel vom seit Jahren üblichen Out-of-Order-Verfahren ab, denn Silverthorne arbeitet Befehle strikt In-Order ab. Der Prozessor beherrscht allerdings HyperThreading, um zwei unabhängige Befehle gleichzeitig abzuarbeiten und somit eine bessere Auslastung der Recheneinheiten und eine Überbrückung von Speicherwartezeiten zu erzielen. Laut Intel arbeitet Silverthorne mit bis zu 2 GHz Taktfrequenz, doch ein Performance-Vergleich mit anderen Prozessoren fällt aufgrund der In-Order-Architektur schwer. Intel selbst verspricht eine Rechenleistung, die etwa auf dem Niveau des ersten Pentium M mit Banias-Kern liegen soll.

Silverthorne nutzt den vom Core 2 Duo bekannten Stromsparmodus C6, bei dem die CPU fast alle Funktionseinheiten abschalten kann. Die L1-Caches (32 KByte Instruktionen, 24 KByte Daten) und der L2-Cache (512 KByte) werden zuvor geleert. Ein spezieller C6-Speicher von 10,5 KByte Größe, dem die Deep-Power-Down-Spannung von 0,3 Volt ausreicht, speichert dann den Zustand der Rechenwerke und der Register-Files. Der Wechsel von und zum nächsthöheren Schlafmodus C4 dauert laut Intel damit weniger als 100 µs. Für die Caches nutzt Intel 8-Transistoren-Zellen, die einen geringeren Strombedarf als 6-Transistor-Zellen aufweisen.

Der Front Side Bus (FSB533) beherrscht außer dem klassischen GTL-Modus auch eine speziellen CMOS-Modus, der bis zu zweieinhalbmal weniger Energie als im GTL-Betrieb verbrauchen soll. Schläft die CPU im C6-Modus, so hält Silverthorne nur 21 der 203 Datenpins unter Strom. Insgesamt hat das Silverthorne-Gehäuse übrigens 441 Kontakte in µFCBGA-Bauform. Ob bereits der wie Silverthorne zur Menlow-Plattform gehörende Poulsbo-Chipsatz den CMOS-FSB unterstützen wird, wollte Intel noch nicht sagen. Auch zur offiziellen Namensgebung der Plattform oder zum geplanten Marktstart gab es keine Informationen; auf dem letztjährigen IDF ließ Intel das erste Quartal 2008 als Starttermin verlauten.

Mehr zur ISSCC:

• Sun baut mit "Rock" an neuem Standard für Parallelverarbeitung
• DDR-NAND-Flash-Speicher liefert Daten mit 200 MByte/s
• Ein Prozessor-Reigen aus Cell, Rock, Silverthorne und Tukwila

(mue)