Cisco arbeitet an massiv parallelen Switch-Chips

Cisco hat eine neue Serie selbstentwickelter Switching-Chips vorgestellt, meldet das Wall Street Journal. Bemerkenswert an der "nPower"-Serie ist die massive Parallelität: Im ersten angekündigten Baustein X1 arbeiten 336 Prozessorkerne, wozu 4 Milliarden Transistoren nötig sind. Der X1 soll damit bis zu 400 Gigabit pro Sekunde umschlagen können. Die vorige, aus mehreren Bausteinen bestehende Chip-Generation soll nur 140 GBit/s geschafft haben.

Zu weiteren Parametern wie etwa der Die-Fläche oder der Leistungsaufnahme war noch nichts zu erfahren. Auch wann die nPower-Bausteine in Switches und Routern auftauchen, ist offen. Gerüchteweise könnte Intel als Hersteller der Chips in Frage kommen. Einen Rekord stellen die 400 GBit/s jedenfalls nicht dar: Schon im März wurde ein Baustein für 1,3 TBit/s angekündigt.

2007 hatte Cisco den Silicon Packet Processor (SPP) Metro für den Carrier-Router CRS-1 vorgestellt (PDF-Datei), der 192 (188 + 4 Reserve) Xtensa-Cores von Tensilica auf einem Die vereint. Bei 35 Watt Leistungsaufnahme und 250 MHz Takt soll er 96 GBit/s verarbeiten.

[Update 12.9.2013 15:50] Inzwischen hat sich Cisco selbst wortreich und detailarm zur nPower-Serie geäußert: Mehr zu den Bausteinen will man bei einem Webcast am 24. September mitteilen. (ea)