Prozessorgeflüster

Vielsagend lächelte Intels Chefentwickler Ronak Singhal auf einem Server-Workshop in Oregon Anfang Februar bei der Frage nach der in einem früheren Prozessorgeflüster unterstellten Architekturerweiterung Transactional Memory (HTM) für die übernächste Prozessorgeneration Haswell. Er sprach von einer hypothetischen Möglichkeit, über die, falls denn real, bald schon Klarheit herrschen dürfte, wenn die dafür nötigen TM-Befehle vorgestellt werden. Auch zur Art der Implementierung von Fused Multiply-Add (FMA3) machte er eine Andeutung nach dem Motto: wenn schon, dann richtig. Das könnte man als Kritik am aktuellen „nicht richtigen“ Bulldozer-FPU-Design deuten und lässt den Schluss zu, dass Haswell dieses FMA weit besser implementiert hat, möglicherweise sogar nicht nur mit einer, sondern mit gleich zwei 256-bittigen parallelen FMA-Operationen. Das ergäbe dann 16 Flops/Takt/Kern bei doppelt genauer Rechnung. Damit zöge Haswell mit dem chinesischen Prozessor Loongson 3B gleich, der eigentlich schon im letzten Jahr erwartet wurde, aber offenbar auf dem langen Marsch noch irgendwo steckengeblieben ist.

Derzeit sind 8 Flops/Takt/Kern – Sandy Bridge, Power7, SPARC VIII8fx, Bluegene/Q, ShenWei – Stand der Dinge. Sandy Bridge schafft das auch ohne FMA, mit einen Port für die 256-bittige Multiplikation und einem weiteren für eine parallel laufende Addition. AMDs Bulldozer-FPU bietet zwar FMA, doch hier müssen sich bei 256-bittigen Operationen die beiden Halbmodule eine einzige gemeinsame FPU-Pipeline teilen, sodass nur 4 Flops/Takt/Kern übrig bleiben.

Die Haswell-Version für Desktop und Mobile ist bereits fertig. Nach Prozessorbildern, die im Internet kursieren, dürfte ihr Die mit vier Kernen etwa 185 mm² groß sein und damit rund 1,5 Milliarden Transistoren aufweisen. Derzeit, so Singhal, bastele man noch an den Feinheiten der Serverausführung Haswell-EP. Wie aktuell beim Sandy Bridge will Intel auch in Zukunft neue Architekturen zuerst in der Desktop- und Mobile-Version herausbringen und erst geraume Zeit später – ein Jahr oder mehr – die Serverversionen nachschieben. Die nackten Prozessorkerne sind, wie bislang auch, weitgehend identisch mit denen der Desktop-Kollegen, das Drumherum auf dem Chip ist aber sehr unterschiedlich. Die Xeons sind für zwei, vier oder noch mehr Sockel ausgelegt und zumeist mit mehr Kernen bestückt. Zudem bieten sie andere Speicher-, PCI-Express- und QPI-Optionen – das wird man in Kürze beim Stapellauf der Xeon-E5-Server (Sandy Bridge EP) sehen.

Die Xeon-E5-Prozessoren sind allerdings schon längst in großen Stückzahlen an etliche Partner insbesondere im Supercomputerbereich ausgeliefert worden, und so liegen bereits zahlreiche Performancewerte vor, insbesondere für den Linpack-Benchmark. Partner Hewlett-Packard hat zudem auf seiner Website schon mal ein paar Details über die nächste Gen-8-Servergeneration verlauten lassen, entfernte aber die Seiten mit den Produktinformationen schnell wieder, etwa zu den Proliants ML350p, DL380p, BL460c – alle mit Gen 8 verziert.

CCC im Wandel

Konkurrent AMD blieb derweil nicht untätig, sondern stellte auf einem Analyst Day in Sunnyvale seine neue Roadmap mit vielen Änderungen und einer Unzahl neuer Codenamen vor (siehe c't 5/2012, S. 20 ). Wie einst bei Intels Entwicklerforum IDF lief die Veranstaltung unter CCC. Bei Intel stand die DBA (Dreibuchstabenabkürzung) für Computing, Communications, Convergence, das wurde nun bei AMD zu Consumerization, Cloud und Convergence uminterpretiert.

Konvergenz ist demnach offenbar das Wichtigste und so dürfte AMDs HSA-Initiative (Heterogenous System Architecture) ganz besonders im Mittelpunkt stehen. AMD hat nämlich mit Partnern, aber auch mit Konkurrenten über die Möglichkeit gesprochen, einen gemeinsamen offenen Schnittstellenstandard verschiedener Module on Chip zu spezifizieren, also so eine Art On-Chip-PCI mit Cache-kohärentem Speichermodell. Ein unabhängiges HSA-Konsortium soll über den Standard wachen und ihn weiterentwickeln.

AMD kann dann seine Pfunde – High-End-Prozessor und -Grafik auf einem Chip – einbringen und mit fremden HSA-kompatiblen Modulen koppeln. Das könnten ARM-Chips sein oder sogar Nvidia-GPUs, so denn Nvidia an HSA teilnimmt. Gerüchteweise soll zudem der eine oder andere Spielkonsolenhersteller sehr an HSA für seine nächste Konsolengeneration interessiert sein, das gäbe dem Ganzen dann eine breite Basis.

Fragt sich natürlich, in welchem Prozess und mit welchem Herstellungspartner AMD die Systems-on-Chip in HSA-Technik ab etwa 2014 vorhat. In einer Breakout-Session zur fabriklosen Versorgungskette gab AMD nur bekannt, dass man 22 nm „leapfroggen“ (überspringen) und nach 28 nm gleich auf 20 nm übergehen will. Sowohl Globalfoundries als auch TSMC haben jedenfalls 20 nm auf ihrer Roadmap.

Ob auch Prozessorhersteller Apple an HSA interessiert ist, weiß man noch nicht. Klar ist jetzt aber, dass Apple im Hantieren mit fremder IP geübt ist und im A5-Prozessor einen DSP von Audience zur Hintergrundgeräuschunterdrückung integriert hat, so wie es c’t schon vor einigen Monaten gemutmaßt hatte. Audience will jetzt mit Aktien in Höhe von 75 Millionen Dollar an die Börse und musste daher im Registrierungspapier für die amerikanische Börsenaufsicht Ross und Reiter benennen. Danach trug Apple über seine Auftragshersteller Foxconn und Protek in den ersten neun Monaten 2011 rund 80 Prozent zum Audience-Umsatz bei, 17 Prozent kamen von Samsung. Bislang ist Apple für Audience der einzige OEM, der nicht nur fertige Chips einkauft, sondern auch IP in Lizenz nimmt. Die Bezahlung erfolgt erst nach Ende eines Quartals; angesichts der exorbitanten Apple-Verkäufe im Vorquartal dürften da die Dollars jetzt nur so sprudeln – das wird ein spannendes IPO. (as)