Repost

Nachdem Heise einen Haufen Beiträge und meine Antworten darauf gesperrt hat hier der Repost:

ein Beitrag/Thread, auf den Sie geantwortet haben, musste leider gesperrt werden. Wir haben alle Antworten auf diesen Beitrag/Thread aus Zeitgründen ohne Einzelfallprüfung gesperrt. Dafür bitten wir um Verständnis.

Wir möchten Sie ermuntern, Ihren Beitrag/ Ihre Beiträge erneut im Forum zu posten, sofern er/ sie in vollem Umfang (einschließlich eventueller Zitate) mit unseren Nutzungsbedingungen vereinbar ist/ sind und keinen direkten Bezug auf das gesperrte Ausgangsposting nimmt/ nehmen.

Mit freundlichen Grüßen,
heise online
Foren-Administration

======================================================

14.10.2023 14:56
Betreff: Re: 16.000 Transistoren

Inwiefern ist Cache-Kohärenz auf Hardware-Ebene in Bezug auf
Turing-Vollständigkeit oder einfach nur Realworld-Usability
wichtig?

Die ersten MIPS-CPUs hatten das z.B. jahrelang nicht und
GPGPU-Kerne sind im Prinzip das gleiche - die hatten jahrelang
nichteinmal nennenswert Cache sondern nur einen lokalen Run-Buffer
für den Code. Selbst bei Single-Core-Implementierungen musste man
Cache-Handlung zu 100% in Software erledigen. War kein Ding,
meistens hat sich der Compiler drum gekümmert. Bei den richtigen
Aufgabenstellungen sind solche Bequemlichkeiten völlig egal.

Du kannst ja mal einen KI-Profi oder Cryptominer fragen was er
lieber hätte: 20 x86-Kerne oder eine Million r5 Kerne. Dass man
darauf kein Fortnite zocken mag ist eine andere Sache.

======================================================

14.10.2023 15:53
Betreff: Re: 16.000 Transistoren

Nö.

Es gibt Dutzende einfache CPUs deren Cache weder kohärent und nicht
einmal transparent ist. Dann erledigt man das eben mit Semaphoren
in Software. Informatik-Einmaleins zweites Semester. Uni macht
schlau.

Cache-Programmierung mit der alten MIPS2000-Architektur ist richtig
witzig. Solltest Du mal probieren, ist sehr lehrreich.