roy orbison schrieb am 25. Januar 2005 13:17
> und die latenz mit jeder cpu 2^n=cpu zunimmt, weil jede cpu immer
> wissen musz, in wer wo welche page im ram offen haelt/geschlossen hat
> etc. fuer echte mehrwegesysteme >4 cpus ist HT ungeeignet.
> fuer eine workstation ist es aber o.k.
COMA (cache only memory architecture) verlangt aber riesige
Caches mit jeder weiteren "Potenz" (8/16/32). Bei ccNUMA
(cache coherent non-uniform architecture) kann das
OS ein wenig nachhelfen und den Prozess zu den Daten
bringen anstatt umgekehrt. Meines Wissens sind alle
modernen SMP-Boliden mit mehr als 8 CPUs ccNUMA-Kisten.
Bei einer 8-fach Opteron Machine muss man auch höchsten
um "drei Ecken springen" (bei 4-fach um zwei) - und bei
HT sind die Latenzen ziemlich klein. Die Intel Prozessoren
verlieren bei MESI übrigens auch etwas Performance - die
müssen ihre Caches ja auch irgendwie ableichen :-)
tschau
Bernhard
> und die latenz mit jeder cpu 2^n=cpu zunimmt, weil jede cpu immer
> wissen musz, in wer wo welche page im ram offen haelt/geschlossen hat
> etc. fuer echte mehrwegesysteme >4 cpus ist HT ungeeignet.
> fuer eine workstation ist es aber o.k.
COMA (cache only memory architecture) verlangt aber riesige
Caches mit jeder weiteren "Potenz" (8/16/32). Bei ccNUMA
(cache coherent non-uniform architecture) kann das
OS ein wenig nachhelfen und den Prozess zu den Daten
bringen anstatt umgekehrt. Meines Wissens sind alle
modernen SMP-Boliden mit mehr als 8 CPUs ccNUMA-Kisten.
Bei einer 8-fach Opteron Machine muss man auch höchsten
um "drei Ecken springen" (bei 4-fach um zwei) - und bei
HT sind die Latenzen ziemlich klein. Die Intel Prozessoren
verlieren bei MESI übrigens auch etwas Performance - die
müssen ihre Caches ja auch irgendwie ableichen :-)
tschau
Bernhard