30 Jahre Intel Pentium: Urahn der modernen x86-CPUs

Am 22. März 1993 stellte Intel die CPU-Familie Pentium alias P5 vor. Sie brachte viele Neuerungen und war der Schlüssel zu Intels Server-Einstieg.

In Pocket speichern vorlesen Druckansicht 393 Kommentare lesen
x86-CPU Intel Pentium 90

x86-CPU Intel Pentium 90

(Bild: c't/Christof Windeck)

Lesezeit: 3 Min.

In den Jahren 1991 und 1992 überboten sich AMD und Intel gegenseitig mit immer höher taktenden 486- und 386-Prozessoren. Doch im März 1993 brachte Intel mit dem Pentium – kurz P5 – eine neue Mikroarchitektur. Er war der erste superskalare Prozessor von Intel, der die Befehle in Pärchen aufteilen und in zwei Pipelines mit eigenen ALUs ausführen konnte. Dennoch lief alles „in order“: War eine Pipeline mit der Ausführung fertig, musste sie gegebenenfalls warten, bis auch die andere fertig war, bevor es weiterging. Aber der Pentium hatte auch schon eine Sprungvorhersageeinheit (Branch Prediction Unit), für die Intel bis zu 25 Prozent Leistungsgewinn versprach.

Der Prozessor hatte, wie seitdem alle Intel-Prozessoren, getrennte L1-Caches für Instruktionen und Daten sowie maschinenspezifische Register (MSR). Auch diese haben bis heute überlebt und erledigen unzählige Funktionen. Nach außen kommunizierte er über einen 64-bittigen Datenbus.

Die ersten Versionen mit 60 beziehungsweise 66 MHz wurden jedoch von den höher getakteten und weitaus preiswerteren 486DX4-Chips in vielen Benchmarks locker abgehängt. Das galt allerdings nicht für Gleitkommaberechnungen, denn die neuen Multiplikations- und Divisionseinheiten des Pentium stellten alles Herkömmliche in den Schatten. Allerdings steckte in den ersten Versionen auch der berühmt-berüchtigte FDIV-Bug – aber das ist eine andere Geschichte.

Die-Shot (Mikrografie) des Intel Pentium aus dem Jahr 1992 mit 3,1 Millionen Transistoren aus der 0,8-Mikrometer-Fertigung

(Bild: Intel)

Die Bedeutung einer weiteren Neuerung zeigte sich erst später: Der Pentium konnte dank MESI-Protokoll Cache-kohärent mit weiteren Prozessoren arbeiten. Dazu kam der Multiprocessor Interconnect Bus (MPI-Bus). Damit ließ sich der Pentium leichter zu Multiprozessorsystemen verschalten.

Außerdem sah Intel für den Pentium den Chipsatz 430LX (Mercury) vor, der für den damals noch jungen Peripheral Component Interconnect Local Bus, kurz PCI-Bus ausgelegt war. Seinerzeit bestand ein ordentlicher Mainboard-Chipsatz wirklich noch aus mehreren einzelnen Chips, in diesem Fall dem PCI Cache and Memory Controller (PCMC) 82434LX, einem Local Bus Accelerator 82433LX und bei Bedarf einem System-I/O-Baustein.

Mit dem Pentium legte Intel also den Grundstein, um den Markt der Server zu erobern. So richtig los mit den x86-Servern ging es allerdings erst ab 1995 mit dem Pentium Pro, der auch Out-of-Order-Execution brachte. Anfangs belächelt, dominiert die x86-Technik seit Jahren den Servermarkt. Zeitweilig hatten Intels Xeons deutlich über 90 Prozent Marktanteil.

Intel Pentium Pro

1993 kam der Pentium P54C mit bis zu 120 MHz und schließlich der P55C mit 233 MHz sowie auf 32 KByte verdoppeltem L1-Cache – plus einer ganz wesentlichen Neuerung, der ersten SIMD-Vektoreinheit (Single Instruction, Multiple Data) namens MMX. Diese Multi Media Extension führte zwei 32-Bit-Integer-Operationen (wahlweise 4x16 Bit oder 8x8 Bit) parallel aus und nutzte dafür die unteren 64 Bit der x87-Register.

Für den Sockel 5/7 des Pentium gab es aber bald Konkurrenz. AMD brachte im Frühjahr 1996 den 5k86, der später K5 hieß. Mehr Erfolg hatte ab 1997 der AMD K6, der auf den NexGen Nx686 zurückging. In dem steckte ein RISC-Kern mit Out-of-Order-Execution und Speculative Execution. Der K6-II brachte dann mit 3DNow! eine SIMD-Einheit, die anders als Intels MMX auch Gleitkommazahlen verarbeiten konnte.

Podcast Bit-Rauschen: RISC vs. CISC:

Empfohlener redaktioneller Inhalt

Mit Ihrer Zustimmmung wird hier ein externer Podcast (Podigee GmbH) geladen.

Ich bin damit einverstanden, dass mir externe Inhalte angezeigt werden. Damit können personenbezogene Daten an Drittplattformen (Podigee GmbH) übermittelt werden. Mehr dazu in unserer Datenschutzerklärung.

(ciw)