AMD kündigt Chipsatz-Baustein für PCI-X 2.0 an

AMD kündigt eine neue Komponente für den AMD64-Chipsatz AMD-8000 an, die zwei PCI-X-Busse anbindet und dabei den schnellen PCI-X-Modus 2 mit Double-Data-Rate-Transfers unterstützen soll. Der AMD-8132 HyperTransport PCI-X 2.0 Tunnel wird damit wohl erstmals x86-Mainboards mit PCI-X-2.0-Unterstützung ermöglichen.

Die Spezifikation für PCI-X 2.0 wurde bereits vor etwa zwei Jahren verabschiedet und beschreibt schnellere Betriebsmodi für PCI-X-Steckkarten mit Datentransferraten von 2,1 GByte/s (PCI-X 266) und 4,3 GByte/s (PCI-X 533). Die Verdopplung beziehungsweise Vervierfachung der Transferrate im Vergleich zu PCI-X 133 erreicht man -- genau wie bei AGP-2X und -4X -- bei gleichbleibender Taktfrequenz von 133 MHz durch die Übertragung von zwei beziehungsweise vier Datenwörtern pro Taktschritt. AMD erwähnt allerdings im vorläufigen Datenblatt zum AMD-8132 ausschließlich "Transferraten von 266 und 200 MHz" -- damit meint AMD wahrscheinlich die Möglichkeit, Double-Data-Rate- (DDR-)Transfers bei 133 und 100 MHz durchzuführen. Der PCI-X-533-Modus ist also offenbar noch nicht vorgesehen, eine Fußnote des vorläufigen AMD-Datenblattes verweist sogar generell darauf, dass der Modus-2-Betrieb zurzeit noch evaluiert werde.

Mit der AMD-8131 hat AMD bereits einen HyperTransport-PCI-X-Tunnel im Angebot, der Taktfrequenzen von bis zu 133 MHz unterstützt. Allerdings ist die AMD-8131 nur für HyperTransport-Taktfrequenzen von 800 MHz ausgelegt und hat nur einen 8 Bit breiten Downstream-Port, während die AMD-8132 einen 16-Bit-Downstream-Port bietet und HyperTransport 2.0, also 1 GHz Taktfrequenz (HT1000), unterstützt.

Etwas irritierend ist, dass zurzeit immer noch alle öffentlich verfügbaren Datenblätter der seit über einem Jahr in Servern verbauten AMD-8000-Chipsatz-Bausteine noch als "Preliminary", also als "vorläufig" bezeichnet sind. Auch hat AMD bisher einen Bug des I/O-Hubs (Southbridge) AMD-8111 noch nicht beseitigt (Erratum Nr. 9 im Revision Guide 25720), der dessen USB-2.0-Tauglichkeit stark einschränkt.

AMD will den AMD-8132 ab dem vierten Quartal 2004 ausliefern. Beim Thema PCI Express, das Intel künftig auch in Servern vermarkten wird, verweist AMD auf "kommende Lösungen" und meint möglicherweise die von ServerWorks.

PCI-X nutzt grundsätzlich 64 Datenleitungen (was aber nicht direkt etwas mit der Speicheradressierung zu tun hat), im Unterschied zu konventionellem PCI, bei dem 32- und 64-Bit-Busse definiert sind. Bei 133 MHz Taktfrequenz lässt sich am PCI-X-Bus nur noch eine Steckkarte betreiben, sodass es sich dann nicht mehr um einen Bus im eigentlichen Sinne handelt. Auch aus diesem Grunde stellen Server-Mainboards meist mehrere unabhängige PCI-X-Busse bereit, die über mehrere Bridges mit der Chipsatz-Northbridge oder -- im Falle von AMD64-Prozessoren -- direkt mit dem ersten Prozessor im System verbunden sind.

PCI-X 2.0 führt auch ein Error-Correction-Code- (ECC-)Schutzverfahren zur Sicherung von Datentransfers ein, was als zusätzliche RAS-Funktion (Reliability, Administrability, Serviceability) für Server wichtig sein kann. (ciw)