Chip-Technik: Intel stellt seine letzte FinFET-Prozessfamilie vor
"Intel 3" heißt Intels letzter Chip-Fertigungsprozess mit FinFET-Transistoren. Er ist der erste interessante für externe Kunden wie Nvidia.
Ein Wafer mit Meteor-Lake-Dies, die noch Intel-4-Technik verwenden.
(Bild: c't)
Intel veröffentlicht ungewöhnlich viele Details zur neuesten Fertigungstechnik "Intel 3". Denn für diese Fertigungstechnik erwartet die Auftragsfertigungssparte Intel Foundry erhebliches Interesse externer Kunden. Man munkelt, zu diesen gehöre unter anderem Nvidia. Mit dem Xeon 6700E liefert Intel bereits erste (Server-)Prozessoren mit Intel-3-Technik.
Grundsätzlich ist Intel 3 eng verwandt mit Intel 4; die letztgenannte Technik nutzt Intel für das Compute-Die der Mobilprozessorserie Core Ultra 100 (Meteor Lake). Die Ziffer "3" in der Bezeichnung spielt auf die konkurrierenden Produktionsverfahren TSMC N3 und Samsung SF3 an, gegen die Intel antritt.
Gleiche Nanometer, aber trotzdem besser
Auf den ersten Blick sind viele entscheidende Metriken zwischen den 4er- und 3er-Prozessen identisch, etwa der Abstand zwischen den einzelnen Gate-Elektroden (50 Nanometer Contacted Poly Pitch/CPP) und zwischen Transistor-"Finnen" (30 Nanometer Fin Pitch). Trotzdem hat Intel erhebliche Verbesserungen aus dem Fertigungsprozess herausgeholt, die einem Generationssprung gleichen.
Legte der Hersteller mit Intel 4 lediglich eine einzelne Standardbibliothek mit High-Performance-Zellblöcken auf, gibt es mit Intel 3 zusätzlich dichter gepackte High-Density-Bibliotheken. Intels High-Density-Transistoren verwenden zwei statt drei Finnen pro Stromfluss-Richtung zum Schalten. Anders als bei TSMCs N3(E) ist aber offenbar keine Mischung der verschiedenen Transistortypen auf demselben Chip möglich, um verschiedene Komponenten unterschiedlich zu optimieren.
(Bild: Intel)
Nominell würde das die Schaltgeschwindigkeit der Transistoren verringern, weil weniger Strom hindurchfließen kann. Durch zahlreiche Designverbesserungen steigt die mögliche Maximal-Taktfrequenz trotzdem. Intel spricht von bis zu 18 Prozent mehr Performance bei gleicher elektrischer Leistungsaufnahme, wenn man von Intel 4 mit High-Performance-Zellblöcken auf Intel 3 mit High-Density-Bibliotheken wechselt.
Ein Diagramm zeigt eine Taktkurve bis 5,1/5,2 GHz unter "gesunden" Spannungen. Da der schnellste Meteor-Lake-Prozessor Core Ultra 9 185H hochgeprügelt schon 5,1 GHz schafft, sollten mit Intel 3 auch 5,5 GHz und mehr drin sein.
(Bild: Intel)
Optimierungen um den Transistor herum
Das Taktverhalten verbessert Intel unter anderem durch eine verbreiterte unterste Metallschicht (M0-Layer), der die Transistoren miteinander verschaltet. Einige Stromleitungen sind vom M1- zum M0-Layer gewandert, sodass in ersterem mehr Platz für die Signalführung vorhanden ist.
Außerdem hat Intel die Transistorkontakte schmaler gemacht, um die Abstände zu den Gate-Elektroden und -Durchkontaktierungen zu verringern, was Widerstand und Kapazität verringert.
(Bild: Intel)
Ein High-Density-Zellblock mit einem CMOS-Transistorpaar hat eine Höhe von 210 nm statt 240 nm wie beim High-Performance-Typ. Auf einem ganzen Chip angewandt, soll das bis zu zehn Prozent Fläche sparen. Metriken zur Intel-3-High-Performance-Bibliothek, insbesondere zum Taktverhalten, hat die Firma bisher nicht genannt.
Langjährige Fertigungsprozesse
Intel 3 macht Intel 4 gewissermaßen komplett. Abseits der zusätzlichen High-Density-Blöcke gewährt der Chipauftragsfertiger mehr Designspielraum für Optimierungen. War Intel 4 etwa nur für Chips mit 18 Metallschichten ausgelegt, können Kunden Intel-3-Prozessoren mit 14, 18 und 21 auflegen.
Durch die Metallschichten fließt der Strom zu den Transistoren, zudem befinden sich darin die Signalwege. Mit 14 Lagen sparen Chipdesigner Fertigungskosten, mit 21 können sie die Performance-Charakteristik verbessern.
Außerdem stellt Intel die 3er-Generation künftig noch breiter auf. Intel 3-T bekommt Verbesserungen bei den Durchkontaktierungen, um Chips zu stapeln, primär mit Interposer-Technik.
Intel 3-E ist für Schnittstellen und analoge Chipkomponenten ausgelegt, soll sich also insbesondere für I/O-Chiplets eignen, etwa mit PCI-Express- und USB-Interfaces sowie WLAN-Logik.
Intel 3-PT soll weitere Performance-Verbesserungen bringen, gepaart mit den Optimierungen der anderen Varianten. Explizit will Intel hier auch Chipstapel mit sogenanntem Hybrid-Bonding ermöglichen. Dabei werden Chips ohne Lötstellen gestapelt: Das Silizium ist derart plan geschliffen und präzise übereinandergelegt, dass die Kontaktspitzen und die Flächen ausreichend stark aneinander haften. AMD und dessen Chipauftragsfertiger TSMC verwenden diese Technik bei den Ryzen-X3D-Prozessoren mit gestapeltem Cache.
(Bild: Intel)
Für viele Jahre ausgelegt
Die 3er-Generation soll ein langlebiger Fertigungsprozess sowohl für Intel selbst als auch für externe Kunden werden, also jahrelang relevant bleiben. Eine große Kundenwelle soll jedoch mit der Intel-18A-Technik kommen; da könnten Abnehmer etwa Compute-Dies mit 18A entwerfen und daran günstigere I/O-Dies mit Intel 3-E koppeln. Mit 20A und der verbesserten 18A-Version führt Intel die Transistorbauform Gate-All-Around (GAA) ein, die die bisherigen FinFETs ablöst.
Angeblich soll auch Nvidia Interesse an der Fertigung für mögliche ARM-Notebook-CPUs haben.
(mma)
