Electronica: Flash-Speicher mit vier Bit pro Transistor

Spansion, die Flash-Sparte von AMD, hat auf der Electronica die nächste Generation von Flash-Speichern für Handys und den Automotive-Bereich angekündigt. Die ersten QuadBit-Chips werden derzeit in den Labors getestet und sollen 2007 mit Kapazitäten von bis zu 8 GBit auf den Markt kommen. Dazu erweitert Spansion sein MirrorBit-Verfahren. Genaue technische Angaben sind bislang noch nicht bekannt. Der Trick dürfte aber darin bestehen nicht nur auf zwei, sondern auf vier Seiten eines Transistors jeweils ein Bit zu speichern. Damit verdoppelt sich die Speicherdichte gegenüber MirrorBit nochmals, ohne dass die einzelne Zelle merklich größer wird. Die Langzeitstabilität der eingespeicherten Daten soll ähnlich hoch liegen wie beim bisherigen Verfahren. Einen weiteren Kapazitätszuwachs verspricht sich der Hersteller von der Umstellung auf einen 65-nm-Prozess, ebenfalls bis 2007.

Bei MirrorBit-Chips sind die einzelnen Zellen so angeordnet, das ein Gitter entsteht, bei dem unter jedem Gate zwei verschiedene Drain/Source-Felder liegen. Da die Speicherelektronen sich auf einen relativ kleinen Raum bündeln lassen, beeinflussen die beiden Bits sich gegenseitig nicht. Die Datensicherheit ist laut Spansion sogar deutlich höher als bei konventionellem NAND-Flash. Daher kommen die Chips hauptsächlich in Bereichen mit hohen Qualitätsanforderungen, wie Automotive oder Handys zum Einsatz.

Schon Anfang 2005 will Spansion einen 512-MBit-Chip für 1,8-Volt-Systeme auf den Markt bringen, der noch das MirrorBit-Verfahren nutzt und nur so viel Zellenfläche benötigt wie NAND-Chips, aber so schnell und zuverlässig wie NOR-Speicher ist. Weitere Varianten mit höherer Speicherdichte sollen bis 2007 folgen und es Handy-Herstellern ermöglichen, Systeme zwischen 16 MBit und 5 GBit bauen zu können. (bbe)