HPC-Roadmap: AMDs Riesen-APU mit HBM kommt endlich
AMD hat in Servern viel vor. Die Instinct MI300 ist ein riesiger Kombiprozessor mit HBM, Siena kommt in Edge-Server und Genoa-X erhält erneut massig Cache.
AMD kündigt nach jahrelanger Wartezeit seinen ersten Kombiprozessor der High-Performance-Computing-Klasse an. Der Instinct MI300 verwendet einen Verbund aus flotten Zen-4-Kernen und einer CDNA3-GPU mit massig Compute-Leistung samt gemeinsam nutzbarem HBM-Stapelspeicher. 3D-gestapelte Chips gibt es obendrauf.
Die CPU und GPU bestehen aus mehreren Chiplets, an denen die HBM-Stacks gekoppelt sind. Einem Schaubild vom Financial Analyst Day zufolge verwendet AMD ein oder mehrere Cache-Dies als Basis-Layer, auf dem die CPU- und GPU-Chiplets sitzen. Auf einem Render-Bild hat der Träger Platz für acht Speicherbausteine – im Falle von HBM3 wären so 128 bis 192 GByte RAM mit einer Übertragungsgeschwindigkeit von mehr als 6 TByte/s möglich.
Leistungssprung bei KI-Training
Im Fokus steht die Leistung beim Trainieren von KI-Netzen, die mindestens achtmal so hoch sein soll wie bei AMDs derzeit schnellstem GPU-Beschleuniger Instinct MI250X mit CDNA2-Architektur. Das Effizienzplus beziffert AMD auf den Faktor 5. Hier könnte aber allein schon das von der CPU und GPU gemeinsam nutzbare RAM einen großen Vorteil bringen, wenn AMD den Vergleich mit großen Trainingsmodellen erstellt hat.
Die Instinct MI300 sieht äußerlich aus wie eine Epyc-CPU und verwendet offenbar eine eigene Mainboard-Fassung. Eine Zweckentfremdung für gut betuchte Spielebegeisterte ist allerdings nicht möglich: AMDs CDNA-Architekturen können keine 3D-Grafik berechnen und sind für Spiele somit unbrauchbar.
AMDs HPC-Roadmap (8 Bilder)
(Bild: AMD)
Genoa-X, Bergamo, Siena
In Sachen CPUs legt AMD derweil eine ganze Reihe neuer Baureihen auf: Epyc 7004 alias Genoa erscheint noch dieses Jahr mit bis zu 96 Zen-4-Kernen, 12 DDR5-Speicherkanälen und reichlich PCI Express 5.0. Die Schwesterserie Bergamo verwendet bis zu 128 entschlackte Zen-4c-Kerne – entgegen unserer bisherigen Einschätzung aber mit Simultaneous Multithreading (SMT), also 256 Threads.
Außer Bergamo erscheint 2023 auch Genoa-X mit gestapelten 3D-V-Cache-Chiplets. Ein Epyc 7004 soll so erneut auf mehr als 1 GByte Level-3-Cache mit hohem Durchsatz und niedriger Latenz kommen.
(mma)
