Halbleiterchips mit vakuumisolierten Leitern
Ab 2009 will IBM ein neuartiges Verfahren zur Isolierung der Kupferleiter vom umgebenden Material in der Chip-Serienfertigung einsetzen.
IBM-Fellow Dan Edelstein meldet einen wichtigen Erfolg bei der Chipfertigung: Seinem Team ist es gelungen, ein Vakuum-Isolierverfahren für die Kupferleiter in Halbleiterbauelementen anwendungsreif zu machen. Dabei verwenden die IBM-Entwickler Tricks, die sie nach eigenen Angaben der Natur abgeschaut haben: Die porösen Strukturen organisieren sich selbst, so wie etwa auch Schalen von Muscheln, Zahnschmelz oder Schneeflocken wachsen. Die Herausforderung war dabei, diese Vorgänge für die Halbleiter-Bauelementefertigung in Großserie und mit hoher Ausbeute nutzbar zu machen.
Die neue Isoliertechnik mit dem irreführenden Namen "Airgap" (in den winzigen Hohlräumen befindet sich nämlich keine Luft, sondern es herrscht Vakuum) soll ab 2009 zunächst bei der Fertigung von Highend-Server-Prozessoren (wohl dem Nachfolger des bald erwarteten Power6) und später auch in der Auftragsfertigung zum Einsatz kommen, steht dann also auch IBM-Partnern wie AMD oder Toshiba zur Verfügung.
Letztlich handelt es sich bei der Airgap-Technik um ein weiteres Verfahren zur Herstellung von Low-k-Dielektrika, die die in CMOS-Bauelementen heute üblichen Kupferleiterbahnen als Isolatoren mit möglichst geringer spezifischer Kapazität vom restlichen Material trennen.
Auch aktuelle Low-k-Dielektrika von IBM und anderen Chipherstellern bestehen aus porösen Materialien, die man mit glasartigen, dünnen Schaumschichten (Aerogel) vergleichen kann.
Laborversuche an Test-Chips mit Airgap-Technik sollen um bis zu 35 Prozent höhere Signalgeschwindigkeiten oder ein Energiesparpotenzial von 15 Prozent im Vergleich zu herkömmlichen Bauelementen gezeigt haben. (ciw)
