IDF: Banias -- Magical Mystery Tour

Mit vielen "magischen" Fähigkeiten ausgestattet, soll er den Markt für Mobile Devices abfegen -- Banias, Intels Superstromsparprozessor aus israelischen Landen. Ihm soll es nicht so ergehen wie seinem ebenfalls in Israel designten Vorgänger Timna, der noch vor seinem offiziellen Stapellauf "über den Jordan ging" (sprudelt doch in Bania eine der drei Jordanquellen). Doch während Timna nur ein besserer Celeron mit integriertem Rambus-Inferface hätte sein sollen, wurde mit Banias erstmals ein PC-Prozessor von Grund auf auf Stromsparen optimiert -- und das, ohne dabei zu viel Performance zu opfern. Ein Fülle von Architektur-Maßnahmen, Tricks und Zaubereien waren nötig, damit Banias bei 1,5 GHz Takt etwa so schnell ist wie ein Pentium 4 mit 2 GHz, aber dabei nur einen Bruchteil an Strom verbraucht: So ist der mindestens 512 KByte große L2-Cache auf 32 Bänke verteilt, von denen die aktuell nicht benutzten abgeschaltet werden können. Eine bislang noch nicht weiter beschriebene "Struktur" ist den Caches vorgeschaltet, die optimiert auf typisches Applikationsverhalten Zugriffsmuster erkennt und die Cachezugriffe optimiert.

Weitere magische Spekulationen wie Data Prefetch und Sprungvorhersage wurden ebenfalls so optimiert, dass zeit- und vor allem auch stromverschlingende falsche Voraussagen im Vergleich zum Pentium 4 deutlich seltener vorkommen. Neben klassischer Software haben die Designer dabei objektorientierten Code (C++ oder C#), der sich durch eine Vielzahl indirekter oder berechneter Sprünge auszeichnet, ins Kalkül einbezogen. Die Hellseh-Hardware verwendet dazu mehrere miteinander im Wettbewerb stehende Sprungvorhersagen (extended Bi-modal/global), hat eine spezielle Schleifenerkennung von Schleifen beliebiger Größe und eben auch eine Sprungvorhersage für indirekte Sprünge. Die Fehlerquote soll dabei um 20 Prozent geringer sein als bei herkömmlichen Techniken. Selbst wenn damit überflüssige Speicherzugriffe nur um 0,5 Prozent seltener stattfinden, dürfte sich das auf die Performance kräftig (so zwischen fünf und zehn Prozent) auswirken.

Eine weitere Neuerung ist das Zusammenfassen einzelner Mikrooperationen (Micro-Op fusion). Speichern und Verwalten einzelner Micro-Ops ist eine recht energieintensive Aufgabe. Eine Zusammenfassung von zweien solcher Micro-Ops im Vorratsspeichers des Schedulers zu einem Bündel wirkt daher stromsparend. Zur Ausführung in den einzelnen Execution Units (superskalar, out of Order, wie Pentium III oder Pentium 4) wird dann das Bündel wieder in die einzelnen Micro-Ops zerlegt. Insgesamt soll diese Fusionstechnik die Zahl der zu verwaltenden Micro-Ops um mehr als zehn Prozent verringern. Weitere "power hungry" Micro-Ops spart sich der Prozessor durch einen ausgeklügelten Stack-Manager. Alle Stackoperationen (Push, Pop, Call, Ret) werden vom Dekoder aus dem normalen Instruktionsstrom herausgezogen und von einer speziellen "sophisticated" Hardware behandelt.

Außer einzelnen Cache-Bänken lassen sich auch viele andere Bestandteile des Prozessors -- wenn das Programm sie kurzfristig nicht braucht -- stromsparend abschalten (Fine Grain Hardware Gating). Das Wiedereinschalten dauert nur einen zusätzlichen Takt. Auch der neue Bus, der mit Spannungen weit unterhalb der 1,25 V des AGTL+-Bus des Pentium 4 arbeitet, kann zwischendurch mal schlafen gehen, dynamische Puffer sorgen dafür, dass dabei keine Daten verloren gehen. Hinzu kommt eine dynamische Bus-Terminierung auf dem Die, was sich ebenfalls stromsparend auswirkt. Abstriche an der Performance geht der Bus dabei nicht ein, er soll eine zu Desktops äquivalente Datenrate haben, müsste demnach also auch so um 4 GByte/s transferieren.

Zu den Caches, Pipelines und Execution Units wollte Intel noch keine weiteren Details verraten, außer dass Banias SSE2 unterstützt. Alles Weitere soll auf dem Microprocessor Forum, Mitte Oktober, bekannt gegeben werden. Mit seinen 77 Millionen Transistoren ist der Prozessor gut 25 Prozent mächtiger als der Pentium 4. Gut 40 Prozent der Die-Fläche belegt der L2-Cache, was für 512 KByte L2-Cache locker ausreicht. Möglicherweise besitzt eine einzige Speicherzelle sogar nur 4 Transistoren, was dann sogar 1 MByte L2-Cache erlauben würde. Die L1-Caches sind vermutlich (nach Augenmaß) 32 KByte groß.

Banias soll es in drei Stromsparstufen geben: Standard, Low und Ultralow Voltage. Die thermische Auslegung (TDP) liegt bei <25 W, <13 W und < 8W. Im Durchschnitt soll der Standard-Banias bei unter einem Watt und die Low-Power-Ausführungen bei unter 0,5 Watt liegen. Die neue Speedstep-Version kann Spannung und Takt jetzt auch in mehreren Stufen heruntersenken, so wie es Transmetas Longrun und AMDs PowerNow ja schon geraume Zeit vorexerzieren.

Dem Prozessor zur Seite stehen entsprechend stromsparende Chipsätze. Odem ist für externe Grafik ausgelegt, der Montara-GM hat einen Grafikcontroller bereits integriert. Diese Chipsätze unterstützen PC2100 (DDR266) SO-DIMM und haben entweder AGP-4x oder ein LVDS-Interface. Als "Southbridge ist der ICH4-M gedacht, der USB 2.0 und Bluetooth unterstützt und über einen Mini-PCI-Bus ein Dual-Band Wireless LAN (802.11a/b) anschließt (Calexico). Daneben hat Intel auch einen Gigabit-Ethernet-Controller für Mobile vorgestellt (82450EP).

Die auf dem Forum vorgezeigten Banias-Notebooks aller bedeutenden Hersteller wie IBM, Toshiba, NEC, Panasonic, Samsung, Gateway etc. waren mit dem A1-Step des Banias bestückt und liefen zumeist mit 1,2 oder 1,3 GHz. Mit Speedstep konnte man sie auf bis zu 130 MHz heruntertakten.

Mit Banias hat Intel jetzt nur das Problem, dass er bei gleichem Takt schneller ist als der Pentium 4. Die Marschroute "echte" GHz als Werbemaßnahme gegen AMDs QuantiSpeed dürfte dann nicht mehr so richtig ziehen. (Erich Bonnert) / (wst)