Intel bringt Stapel-Cache in seine Prozessoren
AMD hat's mit seinen Ryzen-X3D-CPUs vorgemacht, Intel folgt. Kommende Prozessoren bekommen zusätzlichen Cache in Extra-Dies.
Der Intel-Chef Pat Gelsinger zeigt einen Silizium-Wafer des Meteor-Lake-Nachfolgers Arrow Lake. Entsprechende Prozessoren könnten einen Stapel-Cache verwenden.
(Bild: Intel)
Intel forscht an Prozessoren, die aus mehreren gestapelten Chips bestehen. Eine Option dabei ist, zusätzlichen Cache in einem Zusatzchip unterzubringen. Von mehr Cache profitieren insbesondere CPU-Kerne und Grafik-Shader: Sie können mehr Daten lokal vorhalten und müssen nicht den vergleichsweise langsamen Umweg über das DRAM gehen. Das steigert zum Beispiel in vielen Spielen die Bildrate.
Bisher hielt sich Intel die Option offen, einen solchen Stapel-Cache mit der nächsten Prozessorgeneration Meteor Lake alias Core Ultra einzuführen. Linux-Patches und Patente unter dem Codenamen Adamantine bewiesen, dass es früher die Option gab. Unseren Informationen zufolge war bis zum Sommer aber noch keine Entscheidung gefallen.
Im Rahmen der Hausmesse Innovation hat Intels Chef Pat Gelsinger nun bestätigt, dass der Stapel-Cache erst mit einer CPU-Generation nach Meteor Lake kommt: "Diese spezielle Art von Technologie ist nicht Teil von Meteor Lake, aber in unserer Roadmap sehen Sie die Idee von 3D-Silizium, bei dem wir Cache auf einem Die haben und CPU-Rechenleistung auf dem gestapelten Die darüber."
Die erste Umsetzung könnte also mit dem Meteor-Lake-Nachfolger Arrow Lake erscheinen. Diese CPU-Familie bringt Intel – anders als Meteor Lake – nächstes Jahr auch wieder für Desktop-PCs.
Andere Technik als bei AMD
Dabei beschreibt Gelsinger bereits einen Unterschied zum Stapel-Cache bei AMDs Ryzen-X3D-Prozessoren wie dem Ryzen 7 7800X3D. AMD setzt kleine Chiplets, die ausschließlich SRAM enthalten, direkt über den vorhandenen Level-3-Cache und erweitert letzteren so. Der Prozess ist aufwendig, dafür arbeitet der Zusatzpuffer genauso schnell wie der integrierte Level-3-Cache.
Intel will dagegen ein Basis-Die mit integriertem SRAM verwenden. Das Adamantine-Patent beschrieb, dass dieses Basis-Die auch Datenleitungen enthalten und so die Kommunikation zwischen mehreren nebeneinander platzierten Chiplets übernehmen sollte. Im Falle von Meteor Lake sind das etwa die CPU, GPU und ein KI-Beschleuniger. In diesem Fall handelte es sich um eine weitere Cache-Stufe (Level 4), die langsamer arbeitet als der L3.
Empfohlener redaktioneller Inhalt
Mit Ihrer Zustimmmung wird hier ein externer Preisvergleich (heise Preisvergleich) geladen.
Ich bin damit einverstanden, dass mir externe Inhalte angezeigt werden. Damit können personenbezogene Daten an Drittplattformen (heise Preisvergleich) übermittelt werden. Mehr dazu in unserer Datenschutzerklärung.
(mma)