Intels Candy Shop

Inhaltsverzeichnis

Den Vergleich mit dem Candy Shop zog niemand anders als Intels neues kreatives Aushängeschild will.i.am von den Black Eyed Peas, als er die buntschillernde Begleitmesse zur Konferenz eröffnete. Intel-Chef Paul Otellini machte gleich zu Beginn seiner Keynote klar, dass der diesjährige Schwerpunkt auf Mobilem liegt, wobei insbesondere das Ultrabook im Mittelpunkt steht. Denn das liefert die „zufriendenstellendste“ und „vollständigste“ Computer-Erfahrung. Für diese Gerätekategorie gibt es jetzt auch einen neuen Begriff: Connected Standby. Geräte im Connected Standby sind in der Lage, E-Mails zu empfangen, Daten wie Adressen oder Kalender zu synchronisieren und wahrscheinlich auch Updates einzuspielen .

Die ersten Ultrabooks werden jetzt im Oktober von Asus, Acer und anderen ausgeliefert. Sie sind zunächst bestückt mit dem Sandy-Brigde-Prozessor, in der ersten Jahreshälfte 2012 sollen dann die schnelleren und sparsameren Versionen mit Ivy-Bridge-Prozessor dazustoßen. Otellini gab aber darüber hinaus auch schon erste Daten zum darauffolgenden Prozessor Haswell bekannt, dessen Kern wieder unter der Leitung von Ronak Singal in Oregon konzipiert wird. Die Entwicklungsstätte pendelt ja seit der Pentium-4-Sackgasse und dem rettenden Ausweg namens Pentium M mit jedem „Tock“ zwischen Haifa in Israel und Hillsboro in Oregon hin und her, wobei mittlerweile die Komponenten Grafik und System Agent hinzugekommen sind, die in Kaliforniern – in Folksom und Santa Clara – entwickelt werden. Die mobile Version von Haswell soll nun 30 Prozent weniger Energie im Connected Standby schlucken als aktuelle Prozessoren. Aber das bezieht sich allein auf den Prozessor. Die gesamte Haswell-Plattform soll sich gar mit einem Zwanzigstel der Energie bei Connected Standby begnügen, so dass die Geräte 10 Tage und mehr in diesem Zustand durchhalten können.

Als Machbarkeitsstudie zeigte Otellini eine Demonstration mit einem für Ultra Low Power entwickelten Pentium, gefertigt im 22-nm-Prozess. Der Ultra-Pentium begnügt sich mit 10 mW für eine einfache Windows-Animation und kann von einer kleinen Solarzelle gespeist werden. Mit etwa zehnmal mehr Leistungsaufnahme lässt sich auch Quake spielen.

Das separat mit Spannung versorgte Pentium-Board war übrigens ein gutes altes Asus P55T2P4, das sich Intel über eBay besorgt hatte. Das Testsystem demonstrierte gleichzeitig eine neue Technologie zum Ansteuern der Displays. Mit Panel Self-Refresh (PSR) über eDP 1.3 lässt sich in Zukunft gut ein halbes Watt an Energie einsparen, da nur Änderungen übertragen werden: durchschnittlich 10 Prozent beim Speicher, 50 Prozent bei der Display Engine und 25 Prozent beim DisplayPort.

Optimiertes Android für x86

Endlich konnte Otellini auch ein mit dem neuen Atom-Prozessor Medfield bestücktes Smartphone unter Android vorzeigen, noch als Intel Referenzplattform. In den späteren Sessions war auch ein Medfield-Tablet zu bewundern. Nach leidvollen Erfahrungen im Vorjahr etwa mit LG, will Intel diesbezügliche Partnernamen erst Anfang nächsten Jahres verraten, wenn die Geräte auch wirklich auf den Markt kommen. Ein bedeutender Partner betrat jedoch bereits die Bühne in Gestalt von Googles Mobile-Chef Andy Rubin. Der versprach zwar keine Smartphones mit Medfield bei der frisch eingekauften Firma Motorola, aber eine Intensivierung der strategischen Allianz mit Intel, um Android bestmöglich auf die Intel-Architektur anzupassen.

Eine weitere Partnerfirma hat Intel derweil einfach für 7,68 Milliarden Dollar aufgekauft: McAfee – mit der schottischen Betonung auf dem a in M(a)c und nicht etwa auf dem in Afee – das müssen viele auch bei Intel noch lernen. Mit Deep Safe gibt es jetzt eine erste noch im Beta-Stadium befindliche Frucht dieser Kooperation: eine Schutztechnik, die auf geheimnisvolle Weise mit Hilfe von Intels VT außerhalb des Betriebssystems wirkt, den Speicher überwacht und so beispielsweise das Einnisten von Rootkits verhindern kann.

Neue Nutzungsmodelle

General Manager Mooly Eden setzte am zweiten IDF-Tag in seiner typischen unterhaltsamen Weise den Werbefeldzug für Ultrabooks fort. Er glaubt nicht an die Ablösung des PCs durch Tablet-Computer – im Gegenteil, zwischen ihnen werde es keinen Verdrängungskampf geben Die Zunahme der PC-Käufe von gut 20 Prozent in Schwellenländern wie China und Brasilien mache die Marktsättigung in USA und Europa mehr als wett. China hat damit in diesem Quartal erstmals die USA von Platz eins der PC-Einkäufe verdrängt und Brasilien konnte als neue Nummer drei Deutschland überholen.

Klassische Benchmarks wie SPEC CPU2006 oder 3D-Mark seien zwar wichtig, heutzutage stünden aber Werte wie Nutzererlebnis und Zufriedenheit im Vordergrund, da sind also mehr die Psychologen gefordert. Insbesondere die kreativen Nutzungsarten, also die Erstellung, Modifikation und Weitergabe von Inhalten, ständen stärker im Mittelpunkt. Entwickler müssten nun entsprechende Nutzungsmodelle auf die künftigen Komponenten abbilden, sagte Eden. Mit superleichten und kompakten Ultrabooks sieht Eden diesen Anspruch erreicht, Käufer würden die kommenden Produkte mögen, versprach er den Besuchern des Entwicklerforums. Mit der nächsten Prozessorgeneration Ivy Bridge werde ab 2012 das Erlebnis sogar noch besser.

Eden führte die verbesserte Ivy Bridge-Grafik anhand von Picasa sowie mit Foto-Bearbeitungen mit High Dynamic Range-Funktionen vor. Der Prozessor absolvierte den HAWX2-Benchmarkt mit Unterstützung von DirectX 11, wobei die Turbo-Funktion in Ivy Bridge höhere Steigerungen zulässt als die derzeitigen Modelle mit Sandy Bridge. Hinzu kommen weitere neue Powermanagement-Techniken; so ist es gelungen, trotz des auf 1,48 Milliarden erhöhten Transistorbudgets, Designs mit einem TDP von 17 Watt zu ermöglichen.

Trotz Intels verstärktem Engagement bei Android und MeeGo und dem von Microsoft bei ARM wolle man die erfolgreiche über zwanzigjährige Kooperation mit Microsoft fortsetzen, das betonten beide auf einem vor dem IDF angesetzten Software-Tag.Während Moolys Keynote durfte dann ein frisch von der BUILD-Konferenz eingeflogener Microsoft-Mitarbeiter Windows 8 nicht nur auf dem Asus Aspire S3 Ultrabook, sondern auch auf dem Medfield-Tablet-Prototypen vorführen.

Kernmassen

Tag drei des IDF steht traditionell unter dem Motto Forschung und wirft einen Blick in die Zukunft. Chief Technologie Officer Justin Rattner ging zunächst auf neue Multicore-Konzepte ein, so wie sie Intel mit dem 80-kernigen Testchip Polaris, dem 48-kernigen Single Chip Cloud Computer und dem ehemaligen Larrabee-Chip mit 32 Kernen erprobt, der nun Knight’s Ferry heißt. Im Rahmen von Intels Many Integrated Cores (MIC) soll dessen Nachfolger unter dem Namen Knight’s Corner in 22-nm-Technik auf den Markt – sobald Ivy Bridge vom Stapel gelaufen ist. Knight’s Corner, so gaben Intel-Vertreter hinter den Kulissen auf Nachfrage zu, wird von Pentium-artigen Kernen auf 64bittige Atomkerne mit SSE wechseln. Für die eigentliche Rechenperformance sind weiterhin 512-bit-breite Vektoreinheiten vorgesehen.

Mehr als 50 Kerne bei Knight’s Corner heißt es offiziell in Intels Sprachgebrauch, es werden wohl etwas weniger als 64 sein. Vermutlich reserviert sich Intel ähnlich wie IBM beim BlueGene/Q einen oder zwei Kerne als Reserve, um so die Ausbeute zu erhöhen. Später in der Roadmap ist nach inoffiziellen Informationen die Landung der Ritter geplant (Knight’s Landing) mit noch weit mehr Kernen, dann schon in 14 nm Technik. Mit MIC will Intel zusammen mit Partnern wie SGI bis zum Jahre 2018 Supercomputer in Exascale-Bereiche bringen, wozu die derzeitige Energieeffizienz laut Rattner noch um mindestens Faktor 300 verbessert werden muss, um mit nur 20 MW für den Exaflops-Rechner auszukommen. Verglichen mit den aktuellen Bestwerten des IBM BlueGene/Q mit 2 GFlops/W wäre allerdings lediglich ein Faktor 25 nötig …

3D-Speicher

Auch beim Speicher muss man sich was einfallen lassen. Im Raume steht, dass Intel demnächst Transactional Memory per Hardware unterstützt, so wie es der untergegangene Sun-Prozessor Rock vorhatte. Ansonsten stehen unter anderem 3D-Stack-Techniken auf dem Programm, etwa bei Micron mit dem Hybrid-Cube. Erste lauffähige Prototypen konnte man am Micron-Stand in der IDF-Ausstellung bewundern; Justin Rattner führte sie dann effektvoll auf der Bühne vor, mit Datenraten von bis zu 121 GByte/s oder 1 TBit/s. Frühestens 2014, so Micron, dürfte die Technik marktreif sein, vielleicht rechtzeitig für Intels Haswell/Broadwell-Nachfolger in 14 nm (P1272) mit Codenamen Skylake.

Server kamen in den Keynotes so gut wie gar nicht vor. Es gab allerdings ein Mega-Briefing von Kirk Skaugen, der inzwischen zu einem der mächtigsten Manager bei Intel herangereift ist. Unter seiner Leitung steht jetzt nicht nur die Business Abteilung, sondern auch die Bereiche Embedded und Kommunikation. Der weitgehend vermisste Sandy-Bridge-EP soll sich laut Skaugen jetzt aber mit dem schnellsten „Ramp“ in der Xeon-Geschichte – zwanzig Mal so schnell wie bei der Nehalem-Einführung – in voller Volumenproduktion befinden. Der offizielle Launch kann warten, Hauptsache die OEMs werden beliefert. Hier warten zahlreiche vorbestellte Großcomputer auf die Chips, darunter Firma IBM, die den SuperMUC im Leibnizrechenzentrum aufbauen soll.

Ein bisschen mehr Hardware hätte Intel aber schon mal zeigen können, etwa den Sandy-Bridge EP 4S, ein preiswertes Viersockelsystem in der Romley-Plattform mit jeweils sechs oder acht Kernen, das anders als in der teuren EX-Serie nur zwei QPI-Anschlüsse pro Sockel (R) aufweist und so nur die beiden Nachbarn direkt verbinden kann. Der C600-Chipsatz (Patsburg) wird dabei via DMI angekoppelt. Die Kommunikation zwischen gegenüberliegenden Knoten ist daher etwas langsamer, aber immerhin bietet so ein System insgesamt 160 PCI-Express-3.0-Lanes. Einen Sandy Bridge EX mit Socket LGA2011 wird es nicht geben, das hebt sich Intel für den Ivy Bridge EX in der Brickland-Plattform auf.

Auf Benchmarkergebnisse mit Sandy-Bridge EP verzichtete Intel auch, jedenfalls fast. Am Vortag zum IDF gab es zum Thema Disaster Recovery ein Beispiel für die Auswertung von Radarbildern, das massiv mit Fast Fourier Transformationen (FFT) arbeitet. Hier konnte sich ein Sandy-Bridge-EP-System gegen einen aktuellen Westmere-EX beweisen. Dank seiner AVX-Power war es trotz geringfügig langsameren Taktes pro Kern um gut 50 Prozent schneller.

Efeu-Brücken

Einer der Höhepunkte auf dem IDF war sicherlich die Session zur Architektur der nächsten Intel-Prozessorgeneration Ivy Bridge, die in der ersten Hälfte 2011 auf den Markt kommen soll – man munkelt von März, das könnte also zur CeBIT oder Mobile World klappen. Ivy Bridge kommt als erster Chip im neuen 22-nm-Prozess mit dreidimensionalen Transistoren, genannt Trigate. Bis die Konkurrenz mit 22 nm aufwarten kann, dürften noch eineinhalb bis zwei Jahre vergehen, und dreidimensionale Transistoren – hier FinFets genannt – stehen bei TSMC, IBM, Globalfoundries, Samsung und so weiter erst in vier Jahren bei 20 respektive 14 nm auf dem Programm. Intels Vorsprung – so berichtete Fertigungschef Mark Bohr stolz – gegenüber dem Rest der Industrie wächst stetig.

In Intels Tick-Tock-Modell – Tick steht für eine Fertigung in kleineren Strukturen (Shrink) bei weitgehend gleicher Architektur, Tock für eine neue Architektur im beibehaltenem Fertigungsprozess – ist Ivy Bridge eher als „Tick+“ einzustufen, denn hier sind parallel zum neuen Prozess auch diverse Neuerungen in der Architektur zu finden.

Dabei hat der eigentliche Prozessorkern gegenüber Sandy Bridge nur kleinere Änderungen erfahren. Den Grafikkern (mehr dazu auf Seite 26 in c't 21/11 ) und den System-Agenten, ehemals Un-Core-Bereich genannt, krempelte Intel jedoch erheblich um, unter anderem, um den Chip fit für DirectX 11 zu machen.

Im Prozessorkern wurden die Stringbefehle REP MOVSB/STOSB beschleunigt und ein Konvertierbefehl für 32-Bit-Gleitkomma ins komprimierte 16-Bit-Format (FLOAT16) zugefügt. Mit diesem in IEEE 754 als „half precision binary floating-point format“ spezifizierten Speicherformat, so Intels Chefentwickler Ronak Singal im privaten Gepräch, entsprach Intel den Wünschen der Industrie. Denn bei Sensoren laufen oft massenhaft Messdaten in geringer Genauigkeit auf. Dank FLOAT16 (1 Bit Vorzeichen, 5 Bit Exponent, 10 Bit Mantisse) benötigt man dafür nur halb so viel Speicher wie mit FLOAT. Das von der Finanzwelt gewünschte Dezimale Gleitkommaformat (IEEE 754-2008) unterstützt Intel auch, derzeit aber nur per Software. Es ist in den Bibliotheken des frisch zum IDF herausgekommenen SP1 des Intel Parallel Studio enthalten.

Ivy Bridge kennt auch vier neue Befehle, mit denen man im User-Modus schneller auf die FS- und GS-Basisregister zugreifen kann. Mehr Sicherheit verspricht die Supervisory Mode Execute Protection (SMEP). Sie sorgt dafür, dass Kernel-Software (auf Ring 0) keinen Code im Usermode-Bereich ausführen kann.

Hinzugekommen ist ferner ein schneller Zufallsgenerator, der sich allerdings nicht in jedem Kern, sondern nur einmal im System-Agenten befindet. Seine Zufallsquelle liefert die Daten mit 2 bis 3 GBit/s an, bei 32 Bit also etwa 100 Millionen Zufallswerte pro Sekunde. Mit dem Befehl RDRAND liest man 16, 32 oder 64-bittige Zufallswerte ein.

Der System-Agent enthält zudem einen aufwendigen Embedded-Prozessor, der sich vor allem um das Powermanagement kümmert. Und hier gibt es zahlreiche Neuerungen, so lässt sich nun in tiefen Schlafzuständen (Deep C) das DDR-I/O abschalten. Die Energieaufnahme im Standby-Modus S3 wurde reduziert und die Spannungen lassen sich vielfältiger den jeweiligen Taktfrequenzen zuordnen. Neu ist auch das Power Aware Interrupt Routing (PAIR). Damit kann man nun dafür sorgen, dass schlafende Kerne nicht aufgeweckt werden, sondern die aktiven Kerne sich der Interrupts annehmen. Das spart im Normalbetrieb viele Milliwatt und erhöht die Reaktionszeit, da die Aufweckphase viele zusätzliche Taktzyklen erfordert. Andererseits müssen die ohnehin arbeitenden Kerne noch etwas mehr tun, was die Performance der laufenden Applikationen geringfügig senkt.

Konfigurierbare TDP

Hersteller können nun auch in einem vorgegebenen Rahmen den Energiebereich (TDP) konfigurieren. Je nach vorhandener Kühlsituation lässt sich etwa ein nominell mit 17 W spezifizierter ULV-Ivy-Bridge auf bis zu 33 W hochziehen oder auf 13 W beschränken. Per Intel-Treiber ist das auch dynamisch zur Laufzeit möglich, etwa wenn man beim Notebook zwischen Netz und Batterie wechselt oder eine Dockingstation anschließt. Auch das Übertakten von CPU und Grafik geschieht auf Wunsch dynamisch zur Laufzeit, ohne dass man neu booten muss. Den Verhältniswert zum angelegten Takt kann man dabei von nominal 57 auf bis zu 63 steigern, also um über 10 Prozent. Unabhängig davon bietet auch der Speicher Overclocking an, von DDR3-2133 MT/s (17 GByte/s) bis hinauf zu 2800 MT/s (22,3 GByte/s).

Dem Grafikkern spendierte Intel neben mehr Execution Units (Shader) und der für DirectX 11 nötigen Tessellation-Einheit auch einen eigenen L3-Cache vor dem per Ring-Bus angeschlossenen Last Level Cache (LLC). Einen L3-Cache hatte man nach Worten von Intels Grafik-Fellow Tom Piazza beim aktuellen Sandy Bridge auch bereits erwogen, aber damit ließ sich im Schnitt nur fünf Prozent Performancesteigerung herausholen. Daher verwarf man ihn im Interesse einer verringerten Energieaufnahme. Beim schnelleren Ivy Bridge jedoch bringt der L3-Cache eine höhere Performancesteigerung, so dass er sich hier lohnt.

Die Shader sind kompatibel zum Shader-Model 5.0 und folglich auch zu DirectX 11. Sie eignen sich damit für universelle Berechnungen via DirectCompute 11.0 und OpenCL 1.1. Gezielt auf OpenCL angesprochen wollte Fellow Piazza noch nichts Definitives ankündigen, aber sein „stay tuned“, also dranbleiben, kann man wohl nur so interpretieren, dass OpenCL für die Prozessorgrafik des Ivy Bridge in Arbeit ist. (as)