Neue Isolationsmaterialien sollen Chips beschleunigen
Die EU fördert ein Projekt zur Entwicklung so genannter Low-k-Dielektrika mit 700.000 Euro.
Die Herstellung immer schnellerer Computerchips stößt mit heutigem Chipdesign und den eingesetzten Materialien zunehmend an seine Grenzen. Weltweit suchen daher Forscher nach neuen Verfahren, um Chips noch leistungsfähiger und trotzdem noch kleiner zu bauen. Wissenschaftler am Zentrum für Mikrotechnologie der TU Chemnitz arbeiten dazu gemeinsam mit Wissenschaftlern aus Belgien, Frankreich und den Niederlanden im Rahmen des von der EU mit 700.000 Euro geförderten Projektes ULISSE ("Ultra Low k Dielectrics for Damascene Copper Interconnects Schemes") daran, noch leistungsfähigere Schaltkreise zu entwickeln, indem sie die Chips mit neuen Isolatormaterialien ausstatten.
Die Low-K-Dielektrika kommen als Isoliermedium zwischen Leitern zum Einsatz. Sie tragen durch geringere kapazitive Belastung und Verluste zu höheren Schaltgeschwindigkeiten bei. Bereits 1999 hatten Forscher von Lucent (Bell Labs) nachgewiesen, dass die herkömmlichen Isolationsschichten aus Siliziumoxid nicht beliebig weiter verkleinert werden können, da das Oxid ab einer gewissen Dicke seine Isolationswirkung verliert.
Heutige Prozessoren arbeiten mit Isolatorschichten aus normalem Siliziumoxid und besitzen nur eine Dielektrizitätskonstante von 4. Die Chemnitzer Wissenschaftler, die sich bereits seit 1996 mit der Herstellung und Charakterisierung neuer Isolatormaterialien beschäftigen, wollen die Konstante nun auf 2 und niedriger bringen und so Chips um bis zu 40 Prozent beschleunigen. Ziel der Forscher ist es, der optimalen Dielektrizitätskonstante von 1, wie sie bei einem Vakuum oder in der Luft existiert, möglichst nahe zu kommen.
Auch die Chemnitzer benutzen als Ausgangsmaterial Siliziumoxid. "Wir nutzen jedoch den Effekt, dass wir die Materialien porös gestalten", erklärt Projektleiter Stefan E. Schulz gegenüber heise online. Im Unterschied zum herkömmlichen Isolationsverfahren, wo das Siliziumoxid auf den Wafer aufgedampft wird, schleudern es die Chemnitzer Wissenschaftler in wässriger Lösung auf den Wafer auf. In chemischer Reaktion bildet das Silizium ein festes Netzwerk aus, anschließend wird die sich noch darin befindliche Flüssigkeit verdampft, so dass eine schwammartige, poröse und nur zwischen 0,5 und 1 Mikrometer dicke Isolationsschicht entsteht.
Laut IT-Roadmap sollen die porösen Isolatormaterialien frühestens 2005 in den Massenmarkt kommen, der ULISSE-Forschungspartner Infineon stellt bereits so produzierte Chip-Prototypen her. Wie schon heute bei Hochleistungsprozessoren das widerstandsärmere Kupfer das Aluminium verdrängt hat, wird auch der neue Isolator erst einmal nur bei performanceabhängigen Prozessoren eingesetzt werden. "Vor allem in hochintegrativen Geräten wie in der Mobilkommunikation, wo viel Rechenleistung auf kleinstem Raum benötigt wird, werden die ersten Chips mit den neuen Isolatoren auf den Markt kommen", schätzt Schulz. "Aber auch bei allen anderen Geräten der Computer- und Unterhaltungselektronik werden Prozessoren dann damit ausgestattet werden, denn die sorgen für Rechengeschwindigkeit und da ist man eher bereit, etwas mehr zu bezahlen". Hingegen bei Speicherchips rechne sich der Mehraufwand eher weniger.
Bereits in zwei Jahren dürften jedoch bereits gegenüber heute wesentlich verbesserte Isolatormaterialien auf den Markt drängen. So setzt IBM auf einen selbst en twickelten aromatischen Kohlenstoffpolymer, der immerhin eine Dielektrizitätskonstante von 2,7 erreicht. Das Gros der Firmen hingegen arbeitet an modifiziertem Siliziumoxid, das beim Aufdampfen auf den Wafer Methyl-Moleküle in die Isolatorschicht mit einlagert und so ebenso eine Dielektrizitätskonstante von 2,7 erreicht und einen Geschwindigkeitsvorteil von etwa 20 Prozent bringt. Der Vorteil: das Verfahren kann auf heute üblichen Produktionsanlagen mit nur wenigen Modifikationen eingesetzt werden. (Andreas Grote) / (wst)
