RISC-V- statt ARM-CPU: Wearable-Chip von Qualcomm

Gemeinsam mit Google arbeitet Qualcomm an einem extrem sparsamen RISC-V-Chip für Fitness-Armbänder und Smartwatches mit Wear OS.

In Pocket speichern vorlesen Druckansicht 16 Kommentare lesen
Geräte mit Qualcomm Snapdragon Wearable Platform

(Bild: raigvi / Shutterstock)

Lesezeit: 2 Min.

Qualcomm setzt bei einer weiteren System-on-Chip-Kategorie auf RISC-V- statt ARM-Prozessortechnik: bei Wearables. Ohne weitere Details zu verraten, hat Qualcomm im Vorfeld des Snapdragon Summit 2023 eine Kooperation mit Google angekündigt. Ziel ist eine "RISC-V-basierte Wearable-Plattform für Googles Wear OS".

Die dürre Pressemeldung von Qualcomm verrät nicht einmal grob, wann eine erste RISC-V Snapdragon Wearable Platform erscheinen soll. Allerdings betont Qualcomm, bereits zwei weiteren Projekten zur Förderung der RISC-V-Technik beigetreten zu sein: RISE für mehr RISC-V-Software sowie einer Allianz für Automotive-Chips mit RISC-V.

Das legt den Schluss nahe, dass Qualcomm mit der Ankündigung der Wearable-Prozessoren mit RISC-V vor allem gegen ARM schießt. Die beiden langjährigen Geschäftspartner – Qualcomm ist einer der wichtigsten ARM-Kunden – tragen weiterhin einen Gerichtsstreit um Lizenzgebühren aus.

In den bisherigen „Snapdragon Wear Platforms“ stecken Rechenkerne des Zulieferers ARM. Die jüngste "Snapdragon W5+ Gen 1 Wearable Platform" wurde 2022 angekündigt und steckt etwa in der brandneuen Google Pixel Watch 2 mit Wear OS 4.0. Der Snapdragon W5+ Gen 1 hat vier relativ leistungsstarke ARM-Kerne vom 11 Jahre alten Typ Typ Cortex-A53.

Ob Qualcomms erste RISC-V-SoCs für Wearables ebenfalls diese Leistungsklasse erreichen sollen, ist offen. Für billigere Geräte wie Fitness-Armbänder und GPS-Tracker liefert Qualcomm auch billigere und schwächere Technik wie die Snapdragon 1200 Wearable Platform mit ARM Cortex-A7.

Qualcomm setzt mindestens einen RISC-V-Kern bereits in einigen Snapdragon-SoCs für Smartphones ein, verrät dazu aber bisher keine Details. Er steuert vermutlich als eingebetteter Mikrocontroller einen der zahlreichen Funktionsblöcke.

(ciw)