zurück zum Artikel

Renesas nutzt auch RISC-V-Technik

| Christof Windeck

Der japanische Chiphersteller Renesas will ab 2021 RISC-V-Kerne in bestimmte Controller-ICs einbauen.

Der japanische Chiphersteller Renesas will ab der zweiten Hälfte des kommenden Jahres 2021 erste ICs ausliefern, in denen 32-Bit-Kerne mit der offengelegten Befehlssatzarchitektur RISC-V stecken. Renesas setzt dabei auf AndesCore-Rechenkerne der taiwanischen Firma Andes Technology.

Renesas will RISC-V vor allem in sogenannten Application-Specific Standard Products (ASSP) nutzen. Dazu zählen Bauelemente wie etwa Controller-ICs für USB-Hubs oder Spannungswandler.

Renesas hat bei (Automotive-)Halbleitern für Fahrzeuge einen hohen Marktanteil. Dort konkurriert man unter anderem mit der Firma NXP, die ebenfalls RISC-V-Chips entwickelt [1]. Infineon und Bosch wiederum sind unter anderem mit der Uni Paderborn am Projekt SAFE4I [2] beteiligt. Bei diesem "Sicheren automatischen Software-Entwurf für Industrieanlagen" spielt RISC-V ebenfalls eine Rolle.

RISC-V-Kerne stecken bereits etwa in Controller-Chips für USB-C-Netzteile von UWE (UPD350 [3]) und JSilicon (JS508 [4]), im WLAN-Mikrocontroller Espressif ESP32-S2 [5] und im Gigadevice GD32VF103 [6]. Letzteren will Pine64 im programmierbaren Lötkolben Pinecil mit offener Firmware [7] einsetzen. Er soll mit Lötspitzen für den Miniware TS100 [8] kompatibel sein.

Samsung plant den RISC-V-Einsatz in kommenden 5G-Modems, Nvidia will damit den GPU-Steuercontroller FaLCon ersetzen, Western Digital entwickelt unter anderem SSD-Controller mit RISC-V-Technik und Google hat das Projekt Open Titan [9] angeschoben.

Mehr von c't Magazin Mehr von c't Magazin [10]

(ciw [11])


URL dieses Artikels:
https://www.heise.de/-4917979

Links in diesem Artikel:
[1] https://www.heise.de/news/RISC-V-Board-fuer-Studenten-mit-Bluetooth-und-ARM-Kernen-4298446.html
[2] https://www.edacentrum.de/safe4i/
[3] http://www.uwetek.com/index.php?id=65
[4] http://www.jsilicon.com/products/js508.asp
[5] https://www.heise.de/news/Espressif-ESP32-S2-RISC-V-Zusatzkern-im-WLAN-Mikrocontroller-4676225.html
[6] https://www.heise.de/news/5-Dollar-Entwicklerboard-mit-RISC-V-Sipeed-Longan-Nano-4509949.html
[7] https://wiki.pine64.org/index.php?title=Pinecil
[8] https://www.heise.de/tests/Im-Test-Loetkolben-Miniware-TS100-3973425.html
[9] https://www.heise.de/news/OpenTitan-Googles-legt-Sicherheitschip-mit-RISC-V-Technik-offen-4573734.html
[10] https://www.heise.de/ct/
[11] mailto:ciw@ct.de