SPF: ARM mit und ohne Takt
Mit gleich zwei grundverschiedenen Designs wartete ARM auf dem Prozessorforum auf.
- Andreas Stiller
Mit gleich zwei grundverschiedenen Designs wartete ARM auf dem Prozessorforum auf, wenn es auch ARM nicht ganz bis zum Forum-Start aushielt: Der neue Cortex R4 wurde schon tags zuvor angekündigt. In einem weiteren Vortrag wurde der zusammen mit der Philips-Tochter Handshake Solutions entwickelte taktlose ARM996HS vorgestellt.
Beim Cortex R4 hatte ARM vor allem den Kostenfaktor für Märkte wie Festplatten, Baseband-Modems (etwa DSL), WLAN und die Autoindustrie im Auge – ohne dabei zu viel Performanceeinbußen hinnehmen zu wollen. So unterstützt der Prozessor langsamen Speicher, der nicht nur billig ist, sondern auch Energie spart. Beispielsweise benötigt der ARM946E-S bei 300 MHz Takt Speicher mit 1,3 ns Zugriffszeit, der Cortex 4G kann sich bei 400 MHz Takt mit 2,5-ns-Speicher begnügen. Das spart 53 Prozent Energie, reduziert die Leckverluste um 80 Prozent und den Platzverbrauch um 35 Prozent. Für den höheren Takt wurde die Pipeline gegenüber dem ARM 9xx komplett umgebaut und verlängert, statt 5 Stufen beträgt sie beim Cortex R4 jetzt 8 Stufen. Zusätzlich wurde ein schneller Dividierer eingebaut. Wahlweise benutzt der Prozessor den angekoppelten Speicher als Instruktions- und Datencache oder als eng angekoppelten Speicher (TCM), auch getrennt für Instruktionen und Daten (Havard-Architektur). TCM-Kanal A bietet dazu einen 64-bittigen Speicherport, TCM-Kanal B gleich derer zwei. Optimiert ist Cortex R4 für den Thumb-2-Befehlssatz, kann aber aus Kompatibilitätsgründen auch mit klassischem ARM-RISC-Code umgehen. Mit 8 KByte Caches ist der im 90-nm-TSCM-Prozess hergestellte Prozessor nur 1,43 mm2 groß, erreicht bei 400 MHz 450 DMIPS und beschränkt sich auf 0,4 mW pro MHz. Drei bedeutende Lizenznehmer soll es bereits geben, einer hat sich schon geoutet: Broadcom.
In zum Teil ähnliche Märkte (Automotive, Wireless, Smartcards, Sensoren, Implantate, Low-Power-Konsumergeräte) will auch die Philips-Sparte Handshake Solutions mit dem taktlosen AMR996HS, den sie, noch in Form eines Xilinx-FPGAs, auf dem Forum vorführte. Statt eines Taktes mit dem nötigen, aufwendigen Taktverteilungsbaum sind hier Handshake-Verbindungen mit Request und Acknowledge vorgesehen, etwa hin zum Speicher. Das spart Strom und sorgt für eine besonders niedrige elektromagnetische Abstrahlung, da die Oberwellen des Taktes im Spektrum fehlen. Ganz ohne Takt kommt der Chip allerdings auch nicht aus, die beiden vorgesehenen AMBA-3-AHB-Lite-Busse benötigen diesen weiterhin. Der Prozessorkern selbst wurde ausgehend vom Arm9E weitgehend per Software mit Hilfe von Handshake-Bibliotheken gestaltet. Im Hochsprachenteil kommt neben C auch die hierfür entwickelte Sprache HASTE zum Einsatz. Wegen der direkten ARM9E-Abstammung beherrscht ARM996HE auch 16-Bit-Thumb und 32-Bit-ARM-Code. Zwei direkt gekoppelte Speicher (TCM) sind Harvard-mäßig getrennt für Instruktionen und Daten vorgesehen. Als Goodie haben auch die "Taktlosen" einen schnellen Dividierer vorgesehen, der hier aber als Coprozessor ausgeführt ist, welcher parallel zum Hauptprozessor laufen kann.
Die Performance, in ARM9E-Takt umgerechnet, hängt bei taktlosen Designs von den Betriebsbedingungen, etwa der Temperatur, ab. Im schlechtesten Fall (WC) soll sie beim ARM996HE 50 MHz betragen, normalerweise sind es etwa 70 MHz. Zum Vergleich, ein ARM 968E-S liegt bei 240 MHz. Dafür soll der 0,62 mm2 winzige Chip auch nur 0,045 mW/MHz verbrauchen gegenüber 0,13 mW/MHz.
Zum Spring Processor Forum siehe auch: (as)
