Telum: IBMs neuer KI-Prozessor für die nächste Mainframe-Generation
IBMs kommende z-Mainframes erhalten eine neue CPU namens Telum. Vor allem KI-Anwendungen sollen deutlich schneller laufen.
(Bild: IBM)
- Berthold Wesseler
Auf der alljährlichen Hot-Chips-Konferenz hat IBM erste Details zum kommenden Mainframe-Prozessor Telum vorgestellt. Der z15-Nachfolger soll nicht nur 40 Prozent mehr Performance pro Socket bringen, sondern auch Deep-Learning-Inferencing während der Transaktionsverarbeitung bieten.
Gefertigt von Samsung
Gefertigt wird der 530 mm² große Chip – wie auch der vor einem Jahr vorgestellte Power10-Chip – in der 7-nm-EUV-Technologie vom Entwicklungspartner Samsung. Er enthält acht Prozessorkerne mit superskalarer Out-of-Order-Instruktions-Pipeline, die mit einer Taktfrequenz von über 5 GHz läuft und für große heterogene Workloads optimiert ist.
Die komplett neu gestaltete Cache- und Chip-Verbindungsinfrastruktur bietet 32 MByte Cache pro Kern; diese Multi-Chip-Fabric kann auf 32 Telum-Chips skaliert werden. Telum wartet zudem mit einer neuen Cache-Hierarchie auf – Stichwort: virtualisierte Level3- und Level4-Caches. Besonders stolz ist IBM auf die Konstruktion des DCM, die beide Chips störungsfrei so dicht aufeinander packt, dass sie von den Signallaufzeiten her wie ein einziger Chip betrachtet werden können.
Der neue Chip bietet Platz für 22,5 Milliarden Transistoren und 30,6 Kilometer Leitungen auf 17 Metallschichten. Um die Core-Performance zu optimieren, sind insgesamt 256 MByte Cache auf einem Chip untergebracht; das entspricht 2 GByte Cache in einem mit vier Sockets bestückten Drawer mit vier Dual-Chip-Modulen. Jedem Core können 32 MByte „privater“ Level2-Cache zugewiesen werden, der mit einer Load/Use-Latenz von 19 Zyklen (~3,8 Nanosekunden, inklusive Zugriff auf den „Translation Lookaside Buffer“) aufwarten kann.
Kennen Sie schon den kostenlosen iX-Newsletter? Jetzt anmelden und monatlich zum Erscheinungsdatum nichts verpassen: heise.de/s/NY1E In der nächsten Ausgabe geht's ums Titelthema der September-iX: Wie schlägt sich Low Code in der Praxis?
Turbo für KI-Applikationen
Hervorstechendes Merkmals des Chips ist ein völlig neues, zentralisiertes Design, das die volle Leistung des integrierten KI-Prozessors für KI-spezifische Workloads unkompliziert und direkt nutzbar machen soll – in Form der On-Chip-Beschleunigung für KI-Inferencing schon während einer laufenden Transaktion. Nach drei Jahren Entwicklungszeit soll dieser Hardware-Turbo nun den KI-Einsatz insbesondere in den Bereichen Bankwesen, Finanzen, Handel und Versicherungen vorantreiben. Der KI-Accelerator bringt mehr als 6 Teraflops pro Chip – in einem 32-Chip-System kommen also rund 200 Teraflops zusammen.
Der neue Chip befindet sich allerdings noch in der Testphase. Erste Telum-basierte z-Mainframe sind in der ersten Hälfte des Jahres 2022 zu erwarten und lösen die vor zwei Jahren lancierten z15-Mainframes ab.
(fo)
