Treffen der VLSI-Voodoo-Zauberer
Auf Hawaii treffen sich die Chip-Zauberer der "Very Large Scale Integration", um dort ihre neuesten Projekte, Entwicklungen und Kreationen vorzustellen.
Auf Hawaii treffen sich zurzeit die Zauberer der VLSI-Zunft, um dort ihre neuesten Projekte, Entwicklungen und Kreationen vorzustellen. Gleich zwei Symposien veranstaltet die IEEE, zunächst allgemein zur VLSI-Technologie und anschließend zu konkreten Schaltungen. Mit jeweils 84 Einzelvorträgen geht es tief ins Eingemachte modernster Chipbraukunst.
Das Technologie-Symposium beschäftigt sich mit möglichen Grenzen der Herstellung beziehungsweise der Fortsetzung des Mooreschen Gesetzes, mit neuen Speichertechniken und mit der von Intel etwas ketzerisch eingebrachten Frage: Lohnt sich die 157-nm-Lithographie oder soll man gleich von 193 nm zur EUV (mit wenigen Nanometern) übergehen?
Die taiwanische Chipschmiede TSMC begann gestern den Reigen mit einem "virtuellen" Durchbruch unter die 10-nm-Marke. Die TSMC-Ingenieure benutzen dazu Feldeffekttransistoren in Standard-CMOS-Technologie, die um ein zweites Gate erweitert wurden -- die so genannten FinFETs (von Fin = Flosse) -- und konnten lauffähige Transistoren mit zunächst 35-nm- und neuerdings auch 25-nm-Gate-Länge herstellen. Wie CTO Dr. Chenming Hu vorrechnete, ließe sich dieser Prozess ohne zusätzlichen Voodoo-Zauber auf Gate-Längen bis hinunter zu 9 nm einsetzen.
Bei den konkreten Speicher-Implementierungen will Samsung ein 1-GBit-DDR-II-Design präsentieren und Infineon einen 512-MBit-DDR-Speicher, gefertigt in 110-nm-Prozess mit Vertical Transistor Trench Cells. Intel will am Donnerstag über weitere Details zu neuen Cache-Designs berichten. Auf dem Programm steht ein L0-Cache mit 32 KByte, gefertigt im 130-nm-Prozess mit der auf der ISSCC vorgestellten Self Reversed Bias-Technik, der mit 4,5 GHz laufen soll. Die Prozessorschmiede will auch einen 16-KByte-L1-Cache demonstrieren, der, gefertigt im 100-nm-Prozess mit Bitline Leakage Reduction Technique (BLR), mit 6 GHz arbeiten soll.
Jede Menge neuer Transistor-, Speicher- und Prozessor-Techniken, neue Transceiver, Converter und Sensoren stehen auf dem umfangreichen IEEE-Programm. So auch ein Vector Quantization Processor zur Bildkomprimierung und ein neuer Fingerprint-Sensor aus japanischen Labors. Doch ob die Entwickler auch überprüft haben, ob sich der allein schon durch Anhauchen (mit oder ohne Voodoo) austricksen lässt, ist derzeit nicht überliefert. (as)
