Intels Fab-Pläne, RISC-V-Neulinge und eine 128-Kern-CPU

Bisher sind es nur Spekulationen, allerdings von üblicherweise gut informierten Zeitungen wie Financial Times und Wall Street Journal: Demnach will Intel über mehrere Jahre rund 100 Milliarden US-Dollar in den Ausbau der Chipfertigung stecken. Ein gutes Fünftel davon könnte nach Europa fließen, es laufen Gespräche über Fördermittel und Standorte, darunter der ehemalige Flughafen Penzing bei Landsberg am Lech. Außerdem erwägt Intel angeblich den Kauf des derzeit viertgrößten Chip-Auftragsfertigers Globalfoundries – was dessen Chef Dr. Thomas Caulfield aber dementierte. Er betonte, dass Globalfoundries die eigene Fertigungskapazität deutlich erweitern will. Diese Pläne sind grundsätzlich bekannt, etwa die Investition von jeweils rund einer Milliarde US-Dollar in die Werke in Dresden und in den USA; außerdem soll für vier Milliarden US-Dollar eine neue Fab in Singapur entstehen. Ebenfalls bekannt ist, dass der Staatsfonds Mubadala aus den Vereinigten Arabischen Emiraten, dem Globalfoundries gehört, das Unternehmen an die Börse bringen will – nur wann, ist offen.

Der ehemalige TSMC-Chef Morris Chang warnt unterdessen vor unüberlegter Subventionierung regionaler Chipfertigung, die derzeit die USA, die EU und China auf der Agenda haben. Das könne dazu führen, dass die Chipfertigung zu teuer wird und die lokalen Hersteller jeweils nicht die ganze Bandbreite der Technologie beherrschen. Das wiederum drohe den Fortschritt zu bremsen. Die Sicherung lokaler Fertigung für sicherheitskritische Chips – etwa für Rüstungstechnik und kritische Infrastrukturen – nannte er allerdings „umsichtig“.

RISC-V-Rennen

Einen Schritt in Richtung digitale Souveränität geht auch Russland: Der Staatskonzern Rostec kooperiert mit dem russischen IT-Hersteller Yandro, der wiederum Anteile an der RISC-V-Entwicklerfirma Syntacore hält. Gemeinsam wollen die drei Unternehmen bis 2025 einen RISC-V-Prozessor entwickeln, der genügend Rechenleistung für Notebooks, PCs und Server bereitstellt. Davon sind bisher lieferbare Systems-on-Chip noch weit entfernt, wie der Test des RVBoards Nezha mit Allwinner D1 zeigt (siehe S. 92). Die US-Firma SiFive hat allerdings mit der U8-Baureihe von RISC-V-Kernen deutlich stärkere Out-of-Order-Designs im Angebot. Die Chinesische Akademie der Wissenschaften (CAS) tüftelt am XiangShan, der es in einigen Jahren mit einem ARM Cortex-A76 aufnehmen soll. Das würde dann zumindest für einfache Ansprüche genügen, siehe unsere Tests des Acer Chromebook Spin 513 (S. 74) und des Samsung Galaxy Go (S. 98): In diesen Notebooks rechnet jeweils das ARM-SoC Qualcomm Snapdragon 7c, zu dessen „Kryo 468“-CPU auch zwei Kerne gehören, die einem Cortex-A76 gleichen.

Unter Chrome OS schlägt sich dieser ARM-Chip besser als unter Windows 10. Vielleicht ändert sich das ja mit Windows 11. Das könnte im Oktober starten, weil Intel dann die Prozessorgeneration Core i-12000 „Alder Lake“ mit hybriden Kernen bringen dürfte, die vermutlich erst Windows 11 optimal nutzen kann. Einige chinesische Händler verkaufen bereits Vorserienmuster des Intel Core i9-12900K mit je acht „Performance“-(P-) und „Efficiency“-(E-)Kernen der Typen Golden Cove und Gracemont. Laut ersten Benchmarks – die mit Vorsicht zu genießen sind – takten die P-Kerne auf bis zu 5,3 GHz und im Cinebench R20 zieht der Core i9-12900K mit einigen Prozent Vorsprung am AMD Ryzen 9 5950X vorbei. Die Mobilversionen von Alder Lake erwartet man erst zur CES Anfang Januar 2022.

128-Kerner für Server

Als Alder-Lake-Konter hat AMD bekanntlich seinen Ryzen mit Stapel-Cache in Stellung gebracht. Mit einem viel größeren Kaliber zielt AMD dann Ende 2022 auf Server: Dann soll nämlich nicht nur der Zen-4-Epyc 7004 „Genoa“ mit 96 Kernen kommen, sondern angeblich auch der 128-Kerner „Bergamo“. Um die Leistungsaufnahme im Zaum zu halten, verzichtet Bergamo möglicherweise auf Simultaneous Multithreading (SMT). Das verspricht auch Vorteile bei der Sicherheit von Cloudservern, weil dann jede Instanz einen oder mehrere physische Kerne exklusiv nutzt. Bei SMT teilen sich zwei oder mehr Threads die Ressourcen eines CPU-Kerns, also Rechenwerke, Register und Caches, was sich für manche Seitenkanalangriffe ausnutzen lässt. Mit diesem Argument verzichtet beispielsweise ARM bei seinen „Neoverse“-Rechenkernen für Server bisher auf SMT. Und solche ARM-SoCs für Cloudserver dürfte AMD mit dem Bergamo ins Visier nehmen: Möglichst viele Kerne pro Server senken Kosten und Energiebedarf in den riesigen Hyperscale-Rechenzentren von Amazon, Microsoft, Google & Co. (ciw@ct.de)

Audio-Podcast Bit-Rauschen: ct.de/yngf