Kurz erklärt: Compute Express Link

Mit dem Compute Express Link hat das CXL Consortium einen latenzarmen und Cache-kohärenten Highspeed-Interconnect für Systeme geschaffen, der interne Systemkomponenten wie Memory-Erweiterungen und Hilfsprozessoren an die Host-CPUs anbindet. Über ihn sollen CPUs ihre Daten etwa mit GPUs, DPUs (Data Processing Unit), TPUs (Tensor Processing Unit), SmartNICs oder FPGAs ebenso wie mit Speicherpuffern und anderem zusätzlichen Arbeitsspeicher austauschen. CXL nutzt dazu PCIe 5.0 als Interface, dessen Spezifikation 2019 fertiggestellt wurde und für das bereits erste Komponenten erhältlich sind.

PCIe 5.0 ist vollduplexfähig und arbeitet mit 3938 MByte pro Sekunde, Lane und Richtung, das in der Entwicklungsphase befindliche PCIe 6.0 mit 7529 MByte/s. Dadurch soll CXL von der Weiterentwicklung des Systembusses profitieren. Eine Eigenentwicklung des CXL-Konsortiums sind die drei Protokolle CXL.io, CXL.cache und CXL.memory. Sie kümmern sich um die drei für die latenzarme Übertragung wichtigen Kernkomponenten: ums I/O, um die Kommunikation mit dem Speicher und um die Cache-Kohärenz. Damit ergänzt CXL die I/O-Semantik des PCIe-Protokolls um Kohärenz und Speichersemantik, die durch den Einsatz von Beschleunigern und SmartNICs immer stärker in den Vordergrund rücken.