Intel und Hewlett-Packard demonstrieren Dualcore-Itanium Montecito
Die aus 1,7 Milliarden Transistoren bestehenden gigantischen Montecito-Prozessoren sollen in der zweiten Jahreshälfte ausgeliefert werden.
Intel lieferte auf der in Heidelberg statt findenden internationalen Supercomputer-Konferenz (ISC2005) die ersten Benchmarkergebnisse für den Doppelkern-Itanium mit Codenamen Montecito. Beim Linpack-Benchmark, der die Grundlage für Einstufung in der Top500-Liste darstellt, erzielte ein Vierprozessorsystem mit insgesamt acht Cores 45,8 GFlop/s (bei 1,6 GHz Takt, noch als Prototyp, mit nichtoptimierten Code). So schnell war ein multiskalares Vierwege-System noch nie. Der Dual-Opteron-Konkurrent kommt derzeit in dieser Gleitkommadisziplin (mit vier Prozessoren/acht Cores) auf etwa 30 GFlop/s.
Die aus 1,7 Milliarden Transistoren bestehenden gigantischen Montecito-Prozessoren sollen in der zweiten Jahreshälfte ausgeliefert werden. Erste Systeme, erklärte Hewlett-Packard, sollen Anfang nächsten Jahres auf den Markt kommen. Allein 30 Millionen Transistoren, so viel wie in einem Pentium II, sind nur fürs Powermanagement zuständig -- offenbar mit Erfolg, denn die Leistungsaufnahme des Doppelkernprozessors liegt um 20 Prozent unter der des Itanium-2-Vorgängers.
Montecito wird auch Verbesserungen für Integer-Berechnungen bieten, insbesondere eine zusätzliche Shift-Einheit. Gerade die mangelnde Integerleistung des Itanium-Prozesors wurde immer wieder bemängelt -- bleibt abzuwarten, wie sich hier die Verbesserungen zusammen mit SMT (Simultaneous Multithreading) niederschlagen werden.
Man erwartet zum Start Prozessoren mit bis zu 1,8 GHz Takt -- Intel legt sich da aber noch nicht fest. Später im Jahr 2006 soll dann die beschleunigte Dualcore-Version Montvale herauskommen. Für 2007/2008 ist ein Itanium-Prozessor mit wahrscheinlich vier Kernen geplant (Tukwila). Unbestätigt ist derzeit noch, dass Tukwila einen integrierten Speichercontroller für Fully Buffered DIMMs (FBD) und ein serielles Interface (CSI) für die neue Plattform mit Codenamen Rosehill bringen soll. CSI wäre ein serieller Punkt-zu-Punkt-Bus, der in der Topologie Hypertransport ähnelt und für die Peripherieanbindung und die Kommunikation zu weiteren Prozessoren zuständig ist. Angekündigt hat Intel aber bereits, dass Tukwila sockelkompatibel zum geplanten "Whitefield"-Prozessor aus der Xeon-Line sein wird (Common Platform Architecture mit dem Rosehill-Chipsatz), aber zum gleichen Preis etwa die doppelte Leistung bieten soll. (as)
