Imec erhält High-NA-EUV-System für 350 Millionen Euro

Inhaltsverzeichnis

close notice

This article is also available in English. It was translated with technical assistance and editorially reviewed before publication.

Don’t show this again.

Das belgische Interuniversity Microelectronics Centre (Imec) rüstet seine Halbleiterfertigung zusammen mit europäischen Partnern erheblich auf. Eine Erweiterung seines Reinraums um 2000 Quadratmeter schafft Platz für die neueste Generation von Lithografie-Systemen: eines, das extrem-ultraviolettes Licht mit hoher numerischer Apertur einsetzt (High-NA EUV). Bisherige Low-NA-EUV-Systeme betreibt das Forschungszentrum bereits; auf eins mit High-NA EUV hatte Imec bisher nur bei ASML in Eindhoven Zugriff.

Das Imec nennt die Erweiterung NanoIC-Pilotlinie. Daran beteiligt sind neben Belgien auch Fraunhofer aus Deutschland, CEA-Leti aus Frankreich, VTT aus Finnland, CSSNT aus Rumänien und das Tyndall National Institute aus Irland. Von diesen Staaten und aus den beiden EU-Fördertöpfen Digital Europe sowie Horizon Europe stammt das Geld für den Kauf und Betrieb des Forschungs-Halbleiterwerks. Ein High-NA-EUV-System von ASML soll am 18. März 2026 eintreffen.

Forschung an der Spitze

Während Europas Chipfertiger das Rennen um die modernsten Fertigungsprozesse längst aufgegeben haben, wird die Forschung weiterhin verfolgt. Das Imec arbeitet einerseits mit Chipauftragsfertigern wie TSMC und Intel zusammen, um neue Prozessgenerationen zu entwickeln. Andererseits erhalten europäische Chipdesigner Zugriff auf Prozessdesign-Kits (PDKs). Zudem arbeitet das Imec Spezifikationen mit Zulieferern aus.

Zuletzt stellte das Imec ein PDK für die nächste Generation A14 (früher „1,4 nm“) vor, das erste virtuelle Chipdesigns ermöglicht. Ein weiteres PDK widmet sich eingebettetem Dynamic Random Access Memory (DRAM) direkt in Prozessoren oder anderen Chips. eDRAM soll die Brücke zwischen normalem DRAM in Arbeitsspeicherriegeln und Static Random Access Memory (SRAM) schlagen. SRAM ist zwar besonders schnell, hat im Vergleich zu DRAM jedoch eine geringe Kapazität.

Die Kombination aus DRAM und Logik ist kompliziert, da sich die Fertigungstechnik von DRAM bislang erheblich von jener für Logikchips wie Prozessoren unterscheidet. Die zusammen mit dem Imec entworfenen Designs lassen sich letztlich für andere Fertigungsprozesse anpassen. Die PDKs sind mit den verbreiteten Tools für die Electronic Design Automation (EDA) von Cadence und Synopsys kompatibel.

High-NA EUV verfeinert die Auflösung weiter

Lithografie-Systeme mit High-NA EUV werden Richtung 2030 unerlässlich für die modernsten Fertigungsprozesse. Intel will High-NA EUV ab 2027 beim 14A-Prozess einsetzen, der Weltmarktführer TSMC folgt später. Beide Firmen betreiben solche Systeme bereits zu Testzwecken.

ASML aus den Niederlanden ist die einzige Firma, die diese Systeme herstellen kann, unter anderem mit deutscher Hilfe: Zeiss liefert die notwendigen Spiegel und Linsen, Trumpf die Laser. Ein High-NA-EUV-System kostet laut ASML rund 350 Millionen Euro, etwa doppelt so viel wie bisherige Low-NA-EUV-Systeme.

Die numerische Apertur bezieht sich auf die Menge des eingefangenen Lichts. Sie ist einer von zwei Faktoren, mit denen Chipfertiger die Belichtungsauflösung steigern können. Der andere ist die Wellenlänge des Lichts. ASML setzt auf EUV-Licht mit einer Wellenlänge von 13,5 Nanometern und betreibt dafür bereits enormen Aufwand.

Ein Hochleistungslaser beschießt pro Sekunde zwei- bis dreimal 50.000 Zinntropfen, erst zum Verformen und dann, um daraus Plasma zu erzeugen, das das notwendige Licht emittiert. Mit 13,5 Nanometern bewegt sich ASML schon an der Grenze zu Röntgenlicht.

Die Industrie setzt daher an der numerischen Apertur an, die vom Wert 0,33 (Low-NA) auf 0,55 steigt. Dieser Wechsel bringt eigene Probleme mit sich, die allerdings kontrollierbar sind. Äußerlich sind die Ausmaße am auffälligsten: Ein High-NA-EUV-System wie der Twinscan EXE:5200B ist deutlich höher als eine Low-NA-Variante wie der Twinscan NXE:3400C. Das erfordert in der Regel neue, höhere Halbleiterwerke.

Im Inneren kommen noch komplexere Optiksysteme zum Einsatz. High-NA EUV erfordert größere Spiegel. Nur dank einer anamorphen Linse können die Chipmasken mit den Transistor-Blaupausen überhaupt das Licht weiter reflektieren.

Bild 1 von 2

Vergleich Lithografie-Systeme High-NA vs. Low-NA (2 Bilder)

ASML Twinscan EXE:5200B (High-NA)

Realer Nutzen von High-NA EUV

ASML nennt die kleinsten möglichen Strukturen „kritische Dimensionen“. Bisherige Low-NA-EUV-Systeme schaffen bestenfalls 13 nm, mit High-NA EUV sind 8 nm möglich. Transistoren lassen sich laut ASML etwa 1,7-mal kleiner belichten, was die mögliche Transistordichte in einem Belichtungsvorgang beinahe verdreifacht (1,7² ≈ 2,9).

Die Nanometer-Angaben sind nicht mit den Prozessnamen von Chipauftragsfertigern wie TSMC, Samsung und Intel zu verwechseln. Die aktuelle 2-nm-Generation etwa enthält keine echten 2-nm-Strukturen, vielmehr sind die Namen seit Jahren nur noch Marketing. Sie orientieren sich an der sogenannten Dennard-Skalierung, wonach jede Prozessgeneration die Transistordichte um den Faktor 0,7 hochskalieren müsste. Chipfertiger zählen die Namen schlicht weiter; was zum Beispiel 3 nm × 0,7 = 2 nm ergibt.

Die echte Strukturgröße lässt sich an allerlei Metriken messen. Der Mitte-zu-Mitte-Abstand zwischen den Gates, die den Stromfluss zwischen Source und Drain steuern, soll etwa bei TSMCs N2-Prozess 45 nm inklusive Kontakten betragen. Die Metrik heißt auch Contacted Gate Poly Pitch (CPP). Das Gate selbst kann je nach Transistoraufbau 10 nm schmal sein. Der Mitte-zu-Mitte-Abstand zwischen benachbarten Metallleitungen soll dagegen bei 20 nm liegen. Dieser Metal Pitch bezieht sich allerdings auf die Metalllagen über dem Silizium, die die Transistoren miteinander verbinden, und nicht auf das Silizium selbst.

Einige Abwägungen beeinflussen Strukturen, darunter die elektrischen Eigenschaften und die Fehleranfälligkeit bei der Belichtung. Zudem verschmelzen durch Mehrfachbelichtungen (Multi-Patterning) die Grenzen zwischen verschiedenen Belichtungstechniken. TSMC etwa setzt bewusst länger auf Multi-Patterning, weil das bisher günstiger ist als der Einsatz von High-NA-EUV-Systemen.

(mma)