Neue CPU-Architektur von MIPS
Mit Hardware-Virtualisierung, effizienten SIMD-Befehle und DSP-Erweiterungen will MIPS die eigene CPU-Architektur voran bringen.
- Benjamin Benz
Die CPU-Schmiede MIPS hat – ungeachtet der laufenden Verkaufsverhandlungen und von Patentdeals – die hauseigene Prozessorarchitektur weiterentwickelt. Die nun vorgestellte Release 5 umfasst Updates für die Befehlssätze MIPS32 und MIPS64 sowie die dazugehörigen microMIPS-Versionen.
Die wichtigste Neuerung dürfte die Unterstützung von Virtualisierung in Hardware sein. Dazu führt MIPS die zwei neuen "Execution Modes" Root-Kernel und Root-User ein. Die beiden bisherigen werden umbenannt und künftig nur noch für Gast-Instanzen verwendet. Dadurch sind bei den Gast-Betriebssystemen keine Änderungen nötig, lediglich der Hypervisor muss die neuen Modi beherrschen. Jede Gast-Instanz bekommt zudem eigene Translation Lookaside Buffer (TLB) und eine Instanz des CPU0-Registers, das alle wichtigen Informationen zum Betriebszustand des Prozessors enthält. Wie viele Gast-Instanzen parallel laufen können, hängt davon ab, wie viele dieser Ressourcen der SoC-Entwickler spendiert. Bisherige MIPS-Prozessoren waren auf Software-Virtualisierung beschränkt. Diese Techniken stehen weiterhin zur Verfügung – etwa, wenn die Ressourcen für die Hardware-Virtualisierung ausgeschöpft sind.
Aufgebohrt hat MIPS die SIMD-Unterstützung und nennt sie nun MSA. Sie arbeitet nach einem strikten RISC-Modell und im Prinzip unabhängig von der Länge der Datenvektoren. So hat MIPS sie erst einmal für 32 Register mit jeweils 128 Bit optimiert, die Befehle könnten jedoch auch breitere Register beackern. Spezielle Compare-and-Branch-Befehle sollen zudem die Programmierung vereinfachen und die Performance steigern. Neben der Programmierung in C (via gcc) spricht MIPS auch von OpenCL und bezeichnet SIMD als "Oops Technology". Gemeint ist damit, dass man per SIMD schnell neue Codecs oder Algorithmen implementieren kann, die man beim Entwurf des System-on-Chip nicht in effiziente Hardware gegossen oder schlicht vergessen hat.
Nicht wirklich neu, aber in etwas anderer Verpackung kommen mit Release 5 Enhanced Virtual Adressing (EVA) und die DSP-Erweiterungen daher. Hintergrund: MIPS gruppiert diese und die oben genannten Erweiterungen nun in sogenannte Module. Das soll den Lizenznehmern die Arbeit erleichtern, weil sie nun nur noch ganze Module und nicht mehr einzelne Techniken respektive Application Specific Extensions (ASE) kaufen müssen.
Apropos Release 5: MIPS überspringt die Versionsnummer 4. Laut eigenen Angaben handelt es sich dabei um eine reine Marketing-Entscheidung, weil die Zahl "4" im asiatischen Raum negativ belegt ist. Eine Release bezieht sich bei MIPS übrigens nur auf die Architektur und Befehlssätze. Weil sie keine CPU-Kerne umfasst, zielt sie erst einmal nur auf die MIPS-Kunden, die eigene Kerne entwickeln – sogenannte Architekturlizenznehmer. Alle anderen müssen sich noch gedulden, bis MIPS frühestens im nächsten Jahr eigene Kerne mit den neuen Befehlen vorstellt. Um diese herum können SoC-Entwickler dann wiederum eigene Systems-on-Chip stricken. Bis diese in fertigen Geräten auf den Markt kommen, vergeht nach der Vorstellung der Kerne meist mindestens noch ein weiteres Jahr. Kurzum: Vor Ende 2014 dürfte die Release 5 nicht bei Endkunden ankommen. (bbe)
