Hot Chips: Fujitsu gibt Einblick in Sparc64 VII
Fujitsu ließ sich auf der Hot Chips zu ein paar ersten Prognosen über die achte Sparc64-Generation hinreißen.
Auf der Konferenz Hot Chips hat Fujitsu einige technische Details zum Server-Prozessor Sparc64 VII vorgestellt. Wie bereits vor zwei Jahren versprochen, ist die siebte Generation der Chips zu ihren Vorgängern kompatibel, hat vier Kerne, die jeweils zwei Threads parallel (SMT) ausführen können, und gebietet über 6 MByte L2-Cache. Der Chip misst 20 mm × 20 mm und besteht aus 600 Millionen Transistoren.
Die einzelnen Kerne stammen im Wesentlichen aus dem des Vorgängers Sparc64 VI. Neu hinzugekommen sind so genannte Hardware Barriers, mit denen sich die Kerne untereinander abstimmen können. Zudem beherrschen sie nun Simultaneous Multithreading (SMT) und nicht wie der Vorgänger nur Vertical Multithreading. Dafür wurden ein paar Register verdoppelt. Einige Stages der sechzehnstufigen Pipeline – Fetch, Issue und Commit – müssen sich die beiden Threads aber nach wie vor teilen. Ein paar neue Befehle gab es ebenfalls, so auch einen für explizite Prefetches.
Bei den Funktionen für Reliabilty, Availability und Serviceability (kurz RAS) hat Fujitsu ein wenig nachgelegt: So sichern nun ECC-Bits auch alle Integer-Register ab, und die Anzahl der "Checker" stieg auf rund 3400.
Zum Abschluss der Präsentation blitzte noch kurz eine Folie auf, die ein paar Eckdaten der nächsten Sparc64-Generation (Codename Venus) zeigte: Sparc64 VIII – falls das der Name wird – soll acht Kerne haben, in einem 45-nm-Prozes hergestellt werden und 128 GFLOPS pro Sockel liefern.
Zur Hot-Chips siehe auch:
- Details zum Ringbus von Larrabee
- Drachen-CPU die Dritte
- Kommunikative FPGAs
- Paradigmenwechsel beim Arbeitsspeicher
(bbe)
