DRAM-Stapelspeicher: SK Hynix' HBM2E erreicht 460 GByte/s pro Stack
SK Hynix ist nach Samsung der zweite Speicherhersteller, der HBM2E-Chips in Serie produziert.
(Bild: SK Hynix)
Nach der Ankündigung im August 2019 folgt nun die Serienproduktion von SK Hynix' High-Bandwidth Memory in der Ausbaustufe HBM2E. Der Speicherhersteller verdoppelt die Kapazität pro Speicherlage auf 16 GBit, was bei acht übereinander gestapelten Lagen 16 GByte pro Baustein ergibt. Gleichzeitig steigt die Übertragungsrate von maximal 307 auf 460 GByte/s.
Dafür arbeiten die HBM2E-Stacks mit 1800 MHz beziehungsweise 3,6 GBit/s pro Pin, wie SK Hynix in seiner Mitteilung schreibt. Damit übersteigt der Hersteller die offizielle JEDEC-Spezifikation zu HBM2E, die maximal 1600 MHz vorsieht. Samsung – der einzige andere Hersteller von High-Bandwidth Memory – fertigt seinen HBM2E-Stapelspeicher mit Codenamen Flashbolt seit Jahresanfang in Serie. Auch die Südkoreaner stellten Varianten jenseits der 1600 MHz in Aussicht, allerdings nicht als offizielle Version. Bis zu 2100 MHz genügen für 536 GByte/s pro HBM2E-Stack.
Geschwindigkeit durch breite Anbindung
An der grundlegenden Funktionsweise ändert sich bei HBM2E gegenüber HBM2 nichts. Die gestapelten Speicherchips erreichen ihre Geschwindigkeit anders als GDDR6 nicht über hohe Taktfrequenzen, sondern durch Parallelisierung: Jeder Baustein ist über 1024 Datenleitungen mit einem Prozessor, Grafikchip oder FPGA verbunden, meistens mittels Silizium-Interposer.
AMD und Nvidia verwenden Stapelspeicher beispielsweise bei ihren GPU-Beschleunigern für Rechenzentren. Nvidias Ampere-Grafikchip A100 kommt mit sechs HBM2-Stacks daher – einer davon allerdings ausgeknipst. Fünf Bausteine übertragen bei den vorgesehenen 1200 MHz etwa 1,55 TByte/s. Mit SK Hynix' 1800-MHz-HBM2E wären 2,3 TByte/s drin, mit einem sechsten aktivem Stack sogar fast 2,8 TByte/s. Und wenn wir noch einen Schritt weiter gehen möchten: Samsungs 2100 MHz würden bei sechs Chips für 3,2 TByte/s reichen.
(mma)