zurück zum Artikel

IBM-Halbleiter-Allianz: 28-Nanometer-Chips ab 2011

| Christof Windeck

Schon im zweiten Halbjahr kommenden Jahres sollen die Fabs der IBM-Partner erste Muster von Halbleiterbauelementen mit 28-nm-Strukturen produzieren, darunter auch Globalfoundries/AMD.

Einige Partner der "IBM Technology Alliance [1]", also die Halbleiterbauelemente-Hersteller IBM, Chartered Semiconductor, Globalfoundries (AMD [2]), Infineon, Samsung und STMicroelectronics, stellen ab sofort ein "Evaluation Kit" für ihre gemeinsam entwickelte 28-Nanometer-(Low-Power-)Fertigungstechnik bereit. Firmen, die mit diesem Kit Chips entwerfen, können mit ersten Produktionsmustern in der zweiten Jahreshälfte 2010 rechnen; die Großserienferigung in den diversen Fab [3]s der Mitglieder der IBM Alliance dürfte dann wohl 2011 voll hochlaufen. Ob und wann auch eine "High-Performance"-Version der 28-nm-Fertigungstechnik erscheint, verraten die Beteiligten derzeit nicht. Der 28-nm-Low-Power-Prozess soll 6T-SRAM [4]-Zellen ermöglichen, die lediglich 0,12 Quadratmikrometer Siliziumfläche belegen; für die ebenfalls 2011 erwartete 22-nm-Technik, die die IBM-Allianz bereits im August vergangenen Jahres angekündigt hat [5], wurden 0,1 Quadratmikrometer genannt.

Die zurzeit fortschrittlichsten Herstellungsverfahren für die Großserienfertigung von CMOS [6]-Logik-Chips gehören zur 45-nm-Generation, bei der die meisten Hersteller (außer Intel) Immersionslithografie einsetzen; auch "Features" wie High-K-Dielektrika für die Gate-Isolierschicht der Transistoren sowie Metalllegierungen (statt weniger leitfähigem Polysilizium) als Gate-Elektrodenmaterial – zusammengenommen als HKMG [7] abgekürzt –, Strained Silicon [8] und Low-K [9]-Dielektrika für die Isolierschichten der Kupfer-Verdrahtungsebenen gehören bei mehreren der führenden Chiphersteller zum Repertoire. Zur Fertigung von DRAM [10]s und NAND-Flash-Speicher [11]chips kommen bereits Prozesstechnologien der 40 [12]- oder 34-nm [13]-Generation zum Einsatz. Intel produziert bereits erste Muster von 32-nm-Prozessoren (mit [14] Immersionslithografie) und will diese spätestens Anfang 2010 in Großserie produzieren. Die Größe einer 6T-SRAM-Zelle beträgt bei Intels 32-nm-Prozess P1268 0,171 Quadratmikrometer [15] (PDF-Datei). 2011 soll bei Intel die 22-nm-Fertigung anlaufen (P1270).

Auch die IBM Technology Alliance arbeitet [16] bereits an der 32-nm-Technik mit HKMG; Kunden, die diese Plattform in der Low-Power-Version nutzen, sollen besonders leicht auf die 28-nm-Generation umsteigen können. IBM erwähnt nochmals ausdrücklich die Kooperation [17] zwischen dem CPU-Entwickler ARM und den Partnern der "Common Platform [18]", also Chartered, IBM und Samsung für "Bulk [19]"-Silizium-Wafer. (ciw [20])


URL dieses Artikels:
https://www.heise.de/-213433

Links in diesem Artikel:
[1] https://www.heise.de/news/Halbleiter-Allianz-um-IBM-waechst-weiter-205131.html
[2] https://www.heise.de/news/AMD-gruendet-The-Foundry-Company-und-baut-Fab-4X-209895.html
[3] http://www.heise.de/glossar/entry/Fabrication-plant-395566.html
[4] http://www.heise.de/glossar/entry/Static-Random-Access-Memory-395676.html
[5] https://www.heise.de/news/IBM-und-Chip-Entwicklungspartner-praesentieren-22-Nanometer-SRAM-Zelle-197242.html
[6] http://www.heise.de/glossar/entry/Complementary-Metal-Oxide-Semiconductor-396783.html
[7] https://www.heise.de/news/IBM-High-k-Metal-Gate-koennen-wir-auch-139671.html
[8] https://www.heise.de/news/Mit-gestrecktem-Silizium-zu-schnelleren-Chips-39235.html
[9] https://www.heise.de/news/Halbleiterchips-mit-vakuumisolierten-Leitern-174289.html
[10] http://www.heise.de/glossar/entry/Dynamic-Random-Access-Memory-395584.html
[11] http://www.heise.de/glossar/entry/Flash-Speicher-397321.html
[12] https://www.heise.de/news/Samsung-kuendigt-40-nm-SDRAMs-an-205393.html
[13] https://www.heise.de/news/IM-Flash-32-GBit-Speicherchip-mit-34-nm-Strukturen-211055.html
[14] https://www.heise.de/news/Intel-hat-die-32-Nanometer-Fertigungstechnik-fertig-entwickelt-188253.html
[15] http://download.intel.com/technology/architecture-silicon/ISSCC_09_plenary_bohr_presentation.pdf
[16] https://www.heise.de/news/IBM-Allianz-IMEC-Selete-und-TSMC-kuendigen-32-Nanometer-Chipfertigungstechnik-an-169671.html
[17] https://www.heise.de/news/ARM-IBM-Chartered-und-Samsung-kooperieren-bei-Systems-on-Chip-209181.html
[18] http://www.commonplatform.com/
[19] http://www.commonplatform.com/technology/
[20] mailto:ciw@ct.de