IEDM: Was beendet die CMOS-Strukturverkleinerung -- die Kosten oder die Physik?
Internationale Experten diskutieren die Frage, ob die bisher kontinuierliche Verkleinerung von Chip-Strukturen dereinst wohl eher an physikalischen oder finanziellen Grenzen endet.
Internationale Experten diskutieren die Frage, ob die bisher kontinuierliche Verkleinerung von Chip-Strukturen dereinst wohl eher an physikalischen oder finanziellen Grenzen endet. Die Einladung zur Podiumsdiskussion beschreibt die aktuelle Lage der Halbleiterbranche: Demnach wurden im Laufe der letzten 20 Jahre immer wieder Grenzen der Strukturverkleinerung von CMOS-Bauteilen vorausgesagt. Viele dieser in der Theorie physikalischen Grenzen stellten sich im Nachhinein aber als Beschränkungen heraus, die nur für bestimmte Materialien, Materialkombinationen oder Fertigungsverfahren galten -- und ließen sich deshalb umgehen. Das Mooresche Gesetz -- kurz: "kleiner, billiger, schneller" -- gilt also bis heute, doch es ist auch klar, dass es sich weiterhin nur mit extremem Aufwand erfüllen lässt.
Die Kosten für die Lithografietechnik steigen ebenso schnell wie die Strukturen schrumpfen. Die Belichtung von Masken mit Linienbreiten, die unter der Wellenlänge der verwendeten Lichtquelle liegen, ist so teuer, dass sich das nur für die Bauteile mit den höchsten Serienstückzahlen lohnt. Die potenziellen Kostenvorteile der 300-mm-Wafer-Technik werden durch die teuren Anlagen teilweise wieder aufgezehrt. Die Leckströme der Transistoren sind um mehrere Größenordnungen gestiegen, was auch die Kosten für die immer komplexeren Gegenmaßnahmen bei der Spannungsversorgung der Chips hochtreibt. Kupfer als Leitermaterial und Low-k-Dielektrika haben zwar die elektrischen Eigenschaften der Chip-Metallisierung drastisch verbessert, doch ein Gegenmittel gegen den steigenden Widerstand extrem feiner Leiterbahnen in kommenden Chip-Generationen ist noch nicht gefunden und die Probleme mit der Porosität und der Herstellung von High-k-Gate-Dielektrika (etwa aus Hafniumsilikat) hat man ebenso wenig im Griff wie die EUV-Technik.
Der Halbleiterkongress der internationalen Elektroingenieursvereinigung diskutiert also die Frage, ob die Kosten für die Miniaturisierung möglicherweise die potenziellen Vorteile des Mooreschen Gesetzes bald neutralisieren. Auf dem Podium werden hochkarätige Mitarbeiter von Texas Instruments, Intel, TSMC, Motorola, NEC, dem IMEC und der Universität von Kalifornien erwartet.
Kritische Fragestellungen treiben auch die Teilnehmer anderer Branchenkongresse um -- im Februar diskutierte man anlässlich der ISSCC 2004 "when do GHz hurt?", im kommenden Jahr lautet das Motto "when the CPU hits the fan". (ciw)
