ISSCC: McKinleys Cache, 5-GHz-Chip und ovonische Speicher
Intel trumpft auf dem internationalen Halbleiterforum ISSCC, das noch bis Mittwoch in San Francisco stattfindet, mächtig auf.
Intel will auf dem internationalen Halbleiterforum ISSCC, das noch bis Mittwoch in San Francisco stattfindet, mächtig auftrumpfen. Mit einer neuen Technologie unter der Bezeichnung "Adaptive Body Bias" will der Chip-Riese die Standby-Leistung von Prozessoren um mehr als den Faktor drei verringern. Auch die Wärmeleistung im Arbeitszustand soll damit immerhin um 23 Prozent kleiner sein. Ermöglicht wird das durch eine selektive Vorspannung am Substrat; auf diese Weise kann der Leckstrom von Transistoren mit niedriger Schwellenspannung reduziert werden. Um die Leistungsfähigkeit dieses Ansatzes zu demonstrieren, wollen die Intel-Entwickler am Mittwoch einen 32-bittigen Integer Execution Core zeigen, gefertigt im 0,13-µm-Prozess, der bei Zimmertemperatur mit 5 GHz läuft. In 0,11 µm soll der Takt gar 6,5 GHz betragen.
Mit drei Vortragen gewährt Intel Einblicke in die Innereien des nächsten Itanium-Prozessors McKinley. Allein 25 Prozent Leistungsgewinn im Vergleich zu klassischen Methoden soll eine neue Mikroarchitektur des Primärcache bringen, die in den HP-Labors in Fort Collins, Colorado, ausgetüftelt wurde. Ein Problem war es, den 3 MByte großen Cache auf dem Die unterzubringen. Er musste in eine ungünstige L-förmige Fläche gequetscht werden und hatte nur 175 Quadratmillimeter Platz, in teilweise inkongruenten und "gezackten" Blöcken. Die HP-Entwickler teilten dazu den Speicher in 135 identische Blöcke à 24 Kilobyte. Das spart rund ein Fünftel der Fläche; der Cache erreicht nach den Worten von HP-Ingenieuren insgesamt eine Flächeneffizienz von 85 Prozent, gegenüber 70 Prozent bei klassischen Cache-Konstruktionen.
Zusammen mit den Firmen Ovonyx und Azalea -- beides Nachbarn im Heimatort Santa Clara -- arbeitet Intel auch an den Ovonic-Speichern. Diese nach dem 78-jährigen Erfinder und Ovonyx-Gründer Stan Ovshinsky benannte Speichertechnik stammt aus den 60er-Jahren und ist eng mit dem Beschreiben von CDs und DVDs verwandt: Ein dünner Film aus Chalkogenid wird mittels Strompuls aufgeheizt und wandelt sich in amorphes Material, das eine andere elektrische Leitfähigkeit besitzt. Ein etwas schwächerer, längerer Stromstoß kann den Prozess wieder umkehren.
Mit dem Ovonic Unified Memory (OUM) wollen die Entwicklungspartner einmal einen kostengünstigen, langlebigen Ersatz für jetzige Flash-Speicher schaffen. Flash-Chips sind teuer und relativ langsam. Sie können zudem nur etwa eine Million Mal beschrieben werden -- OUMs hingegen eine Billion (1012) Mal. Intel, einer der größten Flash-Hersteller schielt insbesondere auf den Kostenvorteil der Ovonic-Zellen: Sie bestehen nicht aus Transistoren, sondern aus simpler aufgebauten Dioden, die rund zwei Drittel kleiner und damit billiger sind als Flash-Schalter. Das Überschreiben von Daten geschieht in einem einzigen Schreibvorgang innerhalb von 50 Nanosekunden, während ein Flash zuerst gelöscht und dann neu beschrieben werden muss. Der auf dem ISSCC gezeigte Prototyp fasst vier Megabit. Innerhalb von drei bis fünf Jahren könnten die ersten Produkte in Funktelefonen zu finden sein, glaubt Intel-Mann Manzur Gill. (Erich Bonnert) / (wst)
