NEC und TSMC gemeinsam zum 0,10-Mikron-Chip
Der Elektronikkonzern NEC und der Chip-Spezialist TSMC kooperieren bei der Fertigungs- und Entwicklungstechnik für Halbleiter mit 0,10 µm Strukturgröße.
Der japanische Elektronikkonzern NEC und der taiwanische Chip-Fertigungsspezialist TSMC kooperieren bei der Fertigungs- und Entwicklungstechnik für Halbleiter mit nur noch 0,10 µm Strukturgröße.
NEC will ab dem ersten Quartal 2003 Aufträge zur Herstellung noch kleinerer Schaltungen im neuen UX6-Prozess annehmen. Derart gefertigte Transistoren besitzen eine effektive Gate-Länge von nur 65 Nanometern (0,065 µm) und arbeiten mit einer Versorgungsspannung von etwa 1 Volt.
Weitere technische Verbesserungen des UX6-Prozesses sind ein Low-K-Dielektrikum (k < 2,4) und eine Silizium-Oxinitrid-Schicht als Gate-Isolator. Bei den zu erwartenden superdünnen Trennschichten in den Transistoren reduziert diese spezielle Schicht den Leckstrom. Bei der neuen Fertigungstechnik ist nicht nur die maximale Anzahl der Transistoren pro Chip größer, auch die Anzahl der Anschlusspins wächst. NEC verspricht Gehäuse, die über 2000 elektrische Kontakte aufnehmen können.
Die Kooperation mit TSMC, wo man schon im April erste Arbeiten am 0,10-Mikrometer-Prozess ankündigte, soll die Fertigungskapazität von Chips steigern und die Verbreitung der von NEC entwickelten Technik beschleunigen.
Ab November sollen bei NEC Chips im UX5-Prozess vom Band laufen, der eine effektive Gate-Länge von 0,095 µm zulässt. In der Massenfertigung wenden einige Chip-Hersteller, darunter TSMC und Intel, zurzeit 0,13-µm-Prozesse an. (ciw)
