Rambus entwickelt Micro-Threading für DRAM-Speicherchips
Ein neuartiges Adressierungsverfahren für DRAM-Chips soll bestimmte Zugriffe, vor allem solche auf kleinere Datenblöcke, um ein Mehrfaches beschleunigen.
Das kalifornische Entwicklerunternehmen Rambus kündigt mit ein "Micro-Threading"-Verfahren an, das Zugriffe auf nicht zusammenhängende Datenblöcke deutlich beschleunigen soll. Als konkretes Beispiel vergleicht Rambus GDDR-SDRAM-Speicher für Grafikkarten mit und ohne Micro-Threading. Dabei soll sich die Zahl der ausgelieferten Geometrie-Dreiecksdaten pro Sekunde von typischen Werten zwischen 50 und 125 Millionen pro Sekunde auf 100 bis 500 Millionen Dreiecke pro Sekunde steigern lassen.
Micro-Threading soll sich auch in vorhandene DRAM-Kern-Designs integrieren lassen, wobei der zusätzliche Kostenaufwand "relativ gering" sein soll. Außerdem ist ein Memory Controller nötig, der Micro Threading beherrscht. Die Technik beschreibt Rambus so, dass statt eines herkömmlichen Zeilen- und Spalten-Adressierungszyklus (Row Address Select/RAS, Column Address Select/CAS) mehrere Micro-RAS- und Micro-CAS-Adresszyklen gleichzeitig an verschiedene Bereiche des segmentierten Speicherzellenfeldes innerhalb des DRAM-Chips gesendet werden. Der Zeitaufwand (also die Latenz) für diese Micro-RAS/CAS-Sequenzen soll nicht höher sein als für einen herkömmlichen Adressierungszyklus. Die einzeln adressierbaren Bereiche des Speicherchips antworten schließlich auf diese Adressanforderungen gleichzeitig und bündeln die ausgelieferten Daten zu einem einzigen Datenwort, das sie an den Speicher-Controller senden.
Ob das Micro-Threading-Verfahren auch die Zugriffe von typischen Desktop-Prozessoren auf den Hauptspeicher beschleunigen kann, erläutert Rambus nicht. Aktuelle PC-Prozessoren enthalten relativ große L1- und L2-Caches und fordern normalerweise nur komplette Datenblöcke an, deren Größe jeweils der Länge einer Cache-Zeile des L2-Cache entspricht (Cache Line Length). Sowohl die Granularität der Adressierungsprotokolle des Frontsidebus als auch die interne Organisation der zugehörigen Chipsätze, des Speicher-Subsystems und die Zahl der pro Adressierungszyklus aus dem (Mehrkanal-)Hauptspeicher angeforderten Datenpakete (Burst Length) ist auf diese Cache Line Length abgestimmt. Allerdings können I/O-Komponenten über den PCI-Bus, per AGP oder PCI Express kleinere Datenpakete aus dem Hauptspeicher anfordern -- dann wiederum könnte Micro-Threading die Zugriffszeiten optimieren.
Außer dem Beispiel des Grafikspeichers nennt Rambus als vorteilhafte Anwendungsbereiche für Micro-Threading auch Hochleistungs-Videodatenverarbeitung sowie Netzwerk-Router und -Switches. Rambus-Speicherchips dienen in Spielkonsolen wie der Playstation auch als Grafikspeicher. (ciw)
