VLSI Symposium: Phasenübergangsspeicher von IBM/Macronix und Samsung
Auf der Tagung der Halbleiterentwickler gibt es einige neue Details zu den potenziellen NAND-Flash-Nachfolgern PRAM und R(e)RAM.
Vor zwei Jahren hatte Samsung erste PRAM-Chips noch für 2008 versprochen, doch das Numonyx-Team Intel und STMicroelectronics kam den Koreanern mit einem 256-MBit-PRAM zuvor, das zwei Zustände pro Zelle speichert (Multi-Level Cell, MLC). 2007 und auch im Februar auf der ISSCC war es auffallend still geworden um die Phasenübergangs-Speichertechnik, die unter den Namen Phase-Change RAM (PRAM oder PCRAM) beziehungsweise Phase-Change Memory (PCM) auftritt. Man traut ihr zu, die NAND-Flash-Technik abzulösen, die zurzeit den Markt nichtflüchtiger Speicherchips dominiert – und auf 64-GBit-Chips zusteuert, also die 256-MBit-Marke schon vor Jahren hinter sich gelassen hat.
Auf dem VLSI Symposium stellt Samsung nun eine 2-Bit-PRAM-Zelle in 90-nm-Fertigungstechnik vor. Doch die Konkurrenz schläft nicht, die PRAM-Partner IBM und Macronix – die seit dem Ausstieg von Infineon beziehungsweise Qimonda als PRAM-Tandem weiterradeln – sprechen über den dynamischen Widerstand und die Zuverlässigkeit ihrer Zellen. Seit der Kooperation von Elpida und Qimonda ist es auch wahrscheinlicher geworden, dass Qimonda bei den PRAM-Aktivitäten von Elpida und UMC mitmischt. Anfang 2007 hatte Qimonda jedenfalls ein Lizenzabkommen mit Ovonyx unterzeichnet, wie es Elpida bereits 2005 tat – und die Koreaner Samsung und Hynix stehen ebenfalls auf der Liste der Ovonyx-Lizenznehmer. Das Team von Hitachi und Renesas hatte bereits auf dem IEDM 2006 seine eigene PRAM-Zelle vorgestellt.
Wann und ob die PRAM-Serienfertigung wirklich beginnt, scheint indes weiter offen; einige Experten erwarten, dass die herkömmlichen Flash-Ladungsfallen nicht mehr lange mit der Strukturverkleinerung skalieren. Die Firma Macronix will aber auf dem VLSI Symposium über Untersuchungen an Bandgap-Engineered-(BE-)SONOS-Zellen mit Fertigungs-Strukturbreiten unterhalb von 20 Nanometern berichten. SONOS steht dabei für Silizium-Oxid-Nitrid-Oxid-Silizium, eine übliche Schichtfolge für NAND-Flash-Zellen. NAND-Flash-Marktführer Samsung berichtet derweil über NAND-Flash-Zellen mit vertikal orientierten FinFETs – diese Idee hatte auch Infineon Ende 2004 vorgestellt. Ein weiteres NAND-Flash-Konzept von Samsung setzt auf einen dreidimensionalen VRAT (Vertical Recess Array Transistor) und Planarized Integration on the same Plane, kurz PIPE.
Ein potenzieller Kandidat für nichtflüchtige Speicherzellen mit sehr kleine Strukturen sind Zellen mit einer Widerstands-Hysterese, auch Resistive RAM (ReRAM oder RRAM) genannt. Auf dem VLSI Symposium sprechen Forscher der Universität Peking gemeinsam mit Kooperationspartnern des kalifornischen NASA-Forschungszentrum Ames über Oxid-RRAM; Fujitsu hatte auf dem IEDM 2007 bereits über seinen ReRAM-Ansatz berichtet und HP den sogenannten Memristor gefunden. Das NASA-Ames-/Uni-Peking-Team setzt offenbar auf TiN/ZnO/Pt-Schichten, wie sie in einem Artikel für die Zeitschrift Semiconductor Science and Technology verraten haben.
Mehr zum VLSI Symposium 2008:
- SRAM aus Silizium-Nanodraht-Transistoren
- Neues vom AMD/IBM-FinFET
- Intel stellt Floating-Body-Cell-Speicher und Nehalem-Taktgeber vor
(ciw)
