ISSCC: DDR-NAND-Flash-Speicher liefert Daten mit 200 MByte/s

Auf der ISSCC sprechen Entwickler von Intel und Micron, die gemeinsam das Jointventure IM Flash Technologies betreiben, über NAND-Flash-Speicherchips mit 8 GBit (1 GByte) Kapazität und 50-Nanometer-Strukturen, die kontinuierliche Datentransferraten von 100 MByte/s (beim Schreiben) beziehungsweise 200 MByte/s (beim Lesen) erreichen sollen. Als Schnittstelle ist offenbar ein Nachfolger des Anfang 2007 vorgestellten ONFI-1.0-Standards vorgesehen. Intel hatte bereits angekündigt, dass kommende ONFI-Versionen (analog zur DRAM-Entwicklung) Double-Data-Rate-(DDR-)Technik bringen sollen.

ONFI-kompatible NAND-Flashes können auch auf leicht auswechselbaren NAND-DIM-Modulen sitzen; solche will Intel anscheinend ab etwa 2009 über den Single-Chip-"Chipsatz" beziehungsweise Platform Controller Hub (PCH) Ibexpeak auf Mainboards für Prozessoren der Nehalem-Generation (Havendale/Lynnfield) anbinden. Intel produziert aber mittlerweile auch billige Solid State Disks (SSDs) mit USB-Interface (Z-U130), etwa für das Schüler-Notebook Classmate, und hat die Z-U140 mit PATA-/IDE-Interface für portable Geräte (MIDs) angekündigt.

Auf der ISSCC stellt Intel gemeinsam mit STMicroelectronics (die beiden Firmen kooperieren bei Numonyx) und Forschern der Uni Padua auch ein 128-MBit-SLC-/256-MBit-MLC-PRAM vor. Solche Phasenwechsel- oder Phasenübergangs-Speicherchips will Samsung bereits in diesem Jahr fertigen. Auf der ISSCC 2006 hatte Samsung ein 256-MBit-PRAM vorgestellt und dann später sogar eine 512-MBit-Version; auf der ISSCC 2008 scheint aber Samsung nicht zu Neuerungen auf diesem Gebiet vorzutragen.

Mehr zur ISSCC:

• Ein Prozessor-Reigen aus Cell, Rock, Silverthorne und Tukwila

(ciw)