ARM-Chip mit DDR3-Schnittstelle

ST Microelectronics kombiniert beim System-on-Chip (SoC) Spear1310 zwei Cortex-A9-Kerne mit DDR3-Speicher. Letzterer kann per ECC Speicherfehler erkennen und auch ältere DDR2-Chips ansprechen. Gemessen an den Taktraten anderer Cortex-A9-Systeme sind die 600 MHz, mit denen die beiden Kerne laufen, zwar nicht besonders viel, allerdings spricht STMicroelectronics im Zusammenhang mit SPear1310 auch von "low power", nennt aber noch keine konkreten Zahlen.

Jeder Kern hat 32 KByte L1-Cache. Den 512 KByte großen L2-Cache teilen sie sich. Ein sogenannter Accelerator Coherency Port kümmert sich darum, dass (DMA-)Zugriffe der Beschleunigereinheiten kohärent erfolgen und keine inkonsistenten Cache-Einträge entstehen. Mit von der Partie sind ein Kryptobeschleuniger (AES, DES, div. Hash-Algorithmen) sowie ein JPEG-Codec.

Ansonsten glänzt Spear1310 mit einer Vielzahl an Peripherieschnittstellen wie unter anderem USB 2.0 (Host und OTG), CAN 2.0, SATA, PCI und PCI Express. Über einen externen Phy lassen sich zudem zwei Gigabit- und drei 100-MBit-LAN-Schnittstellen anbinden. Ein integrierter HD-Display-Controller, der auch Touchscreens abfragen kann, rundet das Angebot ab.

Der Chip entsteht im 55-nm-HCMOS-Prozess von ST Microelectronic und ist derzeit in Musterstückzahlen verfügbar. (bbe)