AMD plant leistungsfähigere Billigprozessoren

Die aktuelle AMD-Roadmap sieht vor, ab 2013 leistungsfähigere 28-Nanometer-Nachfolger der aktuellen Billigprozessoren C-60 und E-450 zu verkaufen. Diese 40-nm-Chips werden von TSMC produziert und bilden mit dem Chipsatz A50M die Plattform Brazos, mit E2-1800 und dem USB-3.0-tauglichen A68M ist auch schon Brazos 2.0 auf dem Markt. AMD hat damit sehr erfolgreich gegen Intels Atom gepunktet, allerdings im Gerätesegment der Billig-Notebooks und Netbooks, das mittlerweile durch Tablets unter Druck geraten ist.

In AMDs Ontario- und Zacate-Chips mit 9 beziehungsweise 18 Watt TDP stecken jeweils ein oder zwei CPU-Kerne mit Bobcat-Mikroarchitektur, mit dem Z-01 (Desna) gibt es auch eine Tablet-Version mit 5,9 Watt TDP. Außerdem verkauft AMD Embedded-Versionen dieser Prozessoren als Serie G und plant, bald eine verbesserte Tablet-Version namens Hondo vorzustellen.

Im kommenden Jahr will AMD alle diese CPU-Baureihen mit einer neuen Mikroarchitektur namens Jaguar aufwerten. Erste Details sollen auf der Konferenz Hot Chips 24 Ende August im Silicon Valley verkündet werden. Die Webseite Planet 3DNow! meldet unter Berufung auf eine Mailingliste von GCC-Entwicklern, dass zu den Neuerungen in Jaguar alias Bobcat Version 2 (btver2) auch AVX-taugliche Rechenwerke gehören könnten. Die Advanced Vector Extensions verarbeiten 256-Bit-Werte und sind damit theoretisch doppelt so leistungsfähig wie bisherige SSE-Einheiten, die mit 128-Bit-Werten rechnen. Um mit AVX-Code eine höhere Rechenleistung zu erreichen, müssen die Rechenwerke diese "breiteren" Instruktionen aber auch in derselben Zeit verabeiten wie SSE-Daten und pro CPU-Kern müssen gleich viele Funktionseinheiten bereitstehen.

Schon die bisherigen Bobcat-Implementierungen (btver1) unterstützen SSE, SSE2, SSE3, SSSE3 und SSE4A. Intels Atom muss auf SSE4 zwar verzichten, ist aber sonst ähnlich bestückt. Allerdings besitzt er nur eine In-Order-Pipeline plus Hyper-Threading, während Bobcat mit Out-of-Order-Technik die Auslastung der Rechenwerke optimieren kann.

Es ist freilich nicht zu erwarten, dass Jaguar bei gleicher Taktfrequenz und Kern-Anzahl dasselbe Rechenleistungspotenzial erreicht wie "normale" Prozessoren: Die auf Sparsamkeit und geringen Platzbedarf getrimmten Bobcat- und Atom-Cores (Bonnell, Saltwell) besitzen pro Kern jeweils nur halb so viele SSE-Einheiten wie AMD-K10- oder Intel-Core-i-CPUs. Seit der Sandy-Bridge-Generation sind pro Intel-Core zwei 256-bittige AVX-Einheiten vorhanden, die jeweils auch 128-bittige SSE-Befehle verarbeiten. Bei AMD K10 und älteren Intel-Core-Versionen besitzt jeder Kern zwei SSE-Einheiten, bei Bobcat und Atom ist es jeweils nur eine. Der Vergleich mit der Bulldozer-Mikroarchitektur ist schwieriger, weil hier pro Modul je zwei Integer-Kerne und eine Gleitkomma-Einheit vorhanden sind. Letzterer enthält eine AVX-Einheit, die auch zwei SSE-Befehle pro Taktschritt verarbeiten kann.

Die Codenamen der ersten Jaguar-Prozessoren hat AMD schon im Februar verraten: Auf besonders sparsame Geräte – also etwa Windows-8-Tablets – zielt Temash als Ultra-Low-Power-(ULP-)APU. Hier könnte beispielsweise auch ein Speicher-Controller für LPDDR3-SDRAM und die von ARM in Lizenz genommene TrustZone-Erweiterung für ein per Firmware realisiertes TPM 2.0 drinstecken, um Windows 8 Connected Standby zu unterstützen. Mehr Rechenleistung ist von Kabini zu erwarten. AMD hat hier erste "Features" der Heterogeneous System Architecture (HSA) erwähnt. Denkbar wäre ein von CPU- und GPU-Kernen gemeinsam nutzbarer RAM-Adressbereich inklusive kohärenten Caches. (ciw)