36-Kern-Prozessor mit effizientem Interconnect
Mit wachsender Anzahl der CPU-Kerne wächst auch der Aufwand, deren Arbeit zu koordinieren; ein MIT-Forscherteam sucht mit Scorpio bessere Lösungen für diese Aufgabe.
Auf dem International Symposium on Computer Architecture (ISCA'14) stellte das Forscherteam um Professorin Li-Shiuan Peh vom Computer Science and Artificial Intelligence Laboratory (CSAIL) des MIT gestern seinen experimentellen 36-Kern-Prozessor Scorpio vor. Genau wie Intel seinerzeit den "Single-Chip Cloud Computer" SCC bezeichnen die CSAIL-Forscher ihren Chip als NoC, kurz für Network-on-Chip. Die Besonderheiten liegen nämlich nicht bei den 36 PowerPC-Kernen aus der 45-Nanometer-Fertigung von IBM, sondern in ihrer Verschaltung.
Wenn die vielen CPU-Kerne gemeinsam an Aufgaben arbeiten, greifen sie teilweise auf dieselben Daten zu, die folglich gleichzeitig in den Caches mehrerer CPU-"Kacheln" (Tiles) liegen können. Wenn sich alle Tiles gegenseitig ständig über den aktuellen Stand der Veränderung dieser Daten informieren würden, entstünde erheblicher Datenverkehr. An effizienten Methoden zur Sicherung der Cache-Kohärenz arbeiten deshalb viele CPU-Entwickler in Firmen und Universitäten.
MIT-Forschungschip Scorpio (4 Bilder)
Scorpio: Blockschaltbild
(Bild: MIT CSAIL)
Das CSAIL-Team hat jede NoC-Tile mit einem speziellen Controller (NIC) für das On-Chip-Netzwerk ausgestattet. Jede Tile kommuniziert direkt nur mit ihren unmittelbaren Nachbarinnen. Für die Kohärenz-Informationen bilden sie ein separates, hierarchisches Netz. Mit einigen Benchmarks und Simulationen zeigt das Forscherteam (PDF-Datei), dass diese Topologie im Vergleich zu anderen Ansätzen und kommerziellen Prozessoren effizienter arbeiten kann und auch wenig Chipfläche belegt. Die Forscher erwähnen CPU-Typen von AMD (Opteron), Intel (Core i7, Xeon E7), Oracle (T5) und Tilera. (ciw)
