Der hypothetische M1X ist höchstwahrscheinlich ein Abkömmling des M1, d.h. die Speicherchips sind wieder zusammen mit dem SOC bzw. der CPU auf einem Interposer untergebracht.
Pro Die unterstützen LPDDR4X und LPDDR5 derzeit maximal 16 GBit.
Pro Speicherchip bzw. Package werden mehrere Dies gestapelt. Bei Apples M1 waren es bis zu 4 Dies (bzw. 8 GByte) pro LPDDR4X-Speicherchip, was bei zwei Speicherchips insgesamt maximal 16 GByte ergibt.
Mittlerweile können bis zu 8 Dies in einem Speicherchip/Package gestapelt werden, was bis zu 16 GByte pro Speicherchip ergibt.
Bei einem hypothetischen M1X-SOC hätte Apple die Wahl, entweder zwei oder vier Speicherchips auf den Interposer zu setzen. Damit wären mit LPDDR4X- oder LPDDR5-Speicher folgende Konfigurationen möglich:
- 2 Speicherchips mit je 16 GByte => 32 GByte
- 4 Speicherchips mit je 8 GByte => 32 GByte
- 4 Speicherchips mit je 16 GByte => 64 GByte
Bei 4 Speicherchips wäre es außerdem noch möglich den Speicherbus mit 128 Bit (32 Bit pro Chip) oder mit 256 Bit (64 Bit pro Chip) zu betreiben. Eine 256 Bit-Schnittstelle ist aber unwahrscheinlich, da der M1X dann deutlich mehr Pins haben müßte (Kostenfaktor) und die Energieeffizienz niedriger ist. Außerdem kommen derzeit auch recht leistungsfähige x86-Desktopsysteme und APUs noch mit einem 128 Bit-Speicherbus gut zurecht.
Es ist noch unklar wieviele Kerne ein M1X haben wird. Es könnte eine 6+4, 6+6 oder "bestenfalls" gar eine 8+8 Konfiguration werden. Auch die Anzahl der GPU- Shadercluster könnte sich um 50% bis 100% erhöhen. Schlimmstenfalls wäre die Chipfläche des M1X also etwa doppelt so groß wie beim M1. Dann stellt sich die Frage ob noch zusätzlich vier Speicherchips auf dem Interposer Platz haben werden.
Falls weiterhin nur Platz für zwei Speicherchips vorgesehen ist, wäre der Speicherausbau des M1X tatsächlich auf 32 GiB beschränkt, aber bei 4 Speicherchips wären bis zu 64 GByte möglich..
Das sind natürlich größtenteils nur Spekulationen ...