https://developer.amd.com/sev/
Da steht was von AES-128. Das ist aber nur die halbe Wahrheit. Wäre das so, wäre der Memory Zugriff aber schnarchlangsam.
Tatsächlich macht AMD etwas geringfügig anderes. Es lässt mit AES drei Pseudo-Random Bytefolgen generieren, gegen die leicht gegeneinander geschiftet, ge'XOR't werden:
Encoding
01010111 01101001 01101011 01101001...
⊕ 11110011 11110011 11110011 11110011...
= 10100100 10011010 10011000 10011010...
Decoding
10100100 10011010 10011000 10011010...
⊕ 11110011 11110011 11110011 11110011...
= 01010111 01101001 01101011 01101001...
Und damit sich da nix wiederholt, wird bei jedem neuen Gigabyte (1K^3) um ein paar (unbekannte Anzahl) von Bits geshiftet, genauer -rotiert. XOR ist die billigste Instruktion, daher gibt's damit kaum Performance Einbrüche. Das erfolgt alles im SRAM auf Memory Controller. Das normale DRAM kann man also weiter eingesetzt werden.
Theorie dahinter: https://en.wikipedia.org/wiki/XOR_cipher
So wird's übrigens auch bei den meisten End-to-End Verschlüsselungen und Crypto-Filesystemen gemacht.
Have fun!