also HT :
"Hyper-Threading:Kern schaltet zwischen mehreren Threads um und
überlagert so Wartezeiten auf den Hauptspeicher"
so zu beschreiben ist nicht ganz falsch, aber beschreiben tut es das
nciht!. Die Idee ist das die CPU mehrere Threads des systems
"gleichzeitig" bearbeiten kann. (heist nutzen die threads andere
teile der CPU, so kann die CPU besser ausgelastet werden)
Der effekt ist aber bei dem CISC/x86 Code den die CPU aussen bekommt
sehr sehr gering.
Immerhin waere es ein Fortschritt den Puren Marketing Prozessor P4
einzustampfen.
Das einzige was da wirklich eine "gute Idee" war sit der Trace back
cache, der immerhoin extremst lokalen Code gut beschleunigt.
Noch besser waere es wemm man x86 einstamnpft und endlich mal eine
richtige Architektur baut ...
"Hyper-Threading:Kern schaltet zwischen mehreren Threads um und
überlagert so Wartezeiten auf den Hauptspeicher"
so zu beschreiben ist nicht ganz falsch, aber beschreiben tut es das
nciht!. Die Idee ist das die CPU mehrere Threads des systems
"gleichzeitig" bearbeiten kann. (heist nutzen die threads andere
teile der CPU, so kann die CPU besser ausgelastet werden)
Der effekt ist aber bei dem CISC/x86 Code den die CPU aussen bekommt
sehr sehr gering.
Immerhin waere es ein Fortschritt den Puren Marketing Prozessor P4
einzustampfen.
Das einzige was da wirklich eine "gute Idee" war sit der Trace back
cache, der immerhoin extremst lokalen Code gut beschleunigt.
Noch besser waere es wemm man x86 einstamnpft und endlich mal eine
richtige Architektur baut ...