130-Nanometer-Chipfertigung läuft an

Sowohl IBM als auch TSMC kündigen den Start der Produktion von Halbleiterschaltungen an, die minimale Strukturgrößen von nur noch 0,13 Mikrometern aufweisen.

Bei IBM heißt der neue Prozess CMOS 9S; außer den besonders kleinen Strukturen bietet er auch Techniken wie Silicon-on-Insulator für verlustärmere Transistoren, Low-K-Dielektrika zur kapazitätsarmen Isolierung der Leiterbahnen und Kupfermetallisierung. Mit bis zu neun Lagen Kupfer lässt sich das Miniaturisierungspotenzial der neuen Fertigungstechnik optimal Nutzen. IBM sieht sich wegen der Kombination von Vorteilen des CMOS-9S-Prozesses als Technologieführer mit einem Vorsprung von zwei bis drei Jahren. Nach Firmenagaben misst eine im CMOS-9S-Prozess hergestellte SRAM-Zelle aus sechs Transistoren (6T SRAM) nur noch 2,16 Quadratmikrometer.

Dieselbe Zelle fällt bei TSMC mit 2,43 Quadratmikrometern etwas größer aus. Dort hat man gleich vier Varianten der 0,13-µm-Prozesstechnik im Angebot, die für verschiedene Halbleiterschaltungen optimiert sind. Alle Metalllagen können aus Kupfer sein, wobei TSMC die Anzahl der Metalllagen noch nicht bekannt gegeben hat.

Wie angekündigt liefert die taiwanische Halbleiterfoundry nun die ersten Produktionsmuster aus. Zu den ersten Kunden gehört die Chipsatz- und Prozessorschmiede VIA. Man möchte bei den VIA-Cyrix-Prozessoren von den Vorteilen des 130-Nanometer-Fertigungstechnik profitieren und erwartet mehr Rechenleistung bei geringerer Leistungsaufnahme. 130-Nanometer-Chips arbeiten mit Betriebsspannungen von um die 1,3 Volt.

VIA möchte offenbar noch vor Intel die weltweit erste 130-nm-CPU auf den Markt bringen. Ein Datum steht noch nicht fest; Intel möchte Pentium-III-Mobilprozessoren mit den kleinen Strukturen noch im ersten Quartal 2001 marktreif haben. Intels P860-Prozess weist bis zu sechs Kupfer-Metalllagen und Low-K-Dielektrika auf. (ciw)